### SEMICONDUCTOR FILM AND MANUFACTURE THEREOF

Publication number: JP2001053286 (A)

Publication date: 2001-02-23

Inventor(s):

SAKAMA MITSUNORI; ASAMI TAKEOMI; ISHIMARU NORIKO: YAMAZAKI SHUNPEL

SEMICONDUCTOR ENERGY LAB Applicant(s):

Classification:

- international: G02F1/136; G02F1/1368; G09F9/30; H01L21/283; H01L21/336; H01L21/8238;

H01L27/08; H01L27/092; H01L29/786; G02F1/13; G09F9/30; H01L21/02; H01L21/70; H01L27/08; H01L27/085; H01L29/66; (IPC1-7): H01L29/786; G02F1/1368; G09F9/30; H01L21/283; H01L21/336; H01L21/8238; H01L27/08;

H01L27/092

- European:

Application number: JP20000165332 20000602

Priority number(s): JP20000165332 20000602; JP19990154429 19990602

### Abstract of JP 2001053286 (A)

PROBLEM TO BE SOLVED: To provide an insulating film suitable for a semiconductor device represented by a TFT, a method of fabricating it, a semiconductor device where the above insulating film is used as a gate insulating film, a base film, a protection film or an interlayer insulating film, and a method of manufacturing the device. SOLUTION: An insulating film material used for fabricating an oxidized, nitrided, and hydrogenated silicon film is manufactured through a plasma CVD method using SiH, NO, and H as the material gas. The composition of the film is indicated by it such that the concentrations of oxygen, nitrogen, and hydrogen are represented by 55 to 70 atom%, 0.1 to 6 atom%. preferably 0.1 to 2 atom%, and 0.1 to 3 atom%.; To obtain a film of such a composition, a substrate temperature is kept at 350 to 500 deg.C, preferably 400 to 450 deg.C, and a discharge power density is set at 0.1 to 1 w/cm2.

Data supplied from the esp@cenet database — Worldwide

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-53286

(P2001-53286A) (43)公開日 平成13年2月23日(2001.2.23)

(51) Int.Cl.7		徽別紀号	織別記号		F I			テーマコート*(参考)	
H01L	29/786			H01	L	29/78		617T	
G 0 2 F	1/1368			G09	F	9/30		338	
G09F	9/30	338		H01	L	21/283		С	
H01L	21/283					27/08		331E	
	21/8238			G 0 2	F	1/136		500	
			審査請求	未請求	官方	2項の数14	OL	(全 31 頁)	最終頁に続く
(21) 出願番号	<del>}</del>	特顧2000-165332(P200	0-165332)	(71)抵	100	000153	878		***************************************
						株式会	社半導	体エネルギー	研究所
(22)出順日		平成12年6月2日(2000.6.2)				神奈川	県厚木	市長谷398番	地
				(72)発	明	≸ 坂間	光範		
(31)優先権主張番号		特願平11-154429				神奈川	県厚木	市長谷398番	地 株式会社半
(32)優先日		平成11年6月2日(1999	. 6. 2)			導体工	ネルギ	一研究所内	
(33)優先権主張国		日本 (JP)		(72)発	明	<b>技見</b>	勇臣		
						神奈川	県厚木	市長谷398番	地 株式会社半
						導体工	ネルギ	一研究所内	
				(72)発	明	看丸	典子		
						神奈川	県厚木	市長谷398番	地 株式会社半
						導体工	ネルギ	一研究所内	
									最終頁に続く

# (54) 【発明の名称】 半導体膜およびその作製方法

# (57)【要約】

【課題】 TFTに代表される半導体装置に適した絶縁 膜およびその作製方法を提供することを目的とする。そ のような絶縁膜をゲート絶縁膜や下地膜、および保護絶 緑膜または層間絶縁膜に用いた半導体装置およびその作 製方法を提供する。

【解決手段】 酸化窒化水素化シリコン膜による絶縁膜 材料を、SiHa、N,O、H,を原料ガスとしてプラズ マCVD法で作製する。その膜の組成を、酸素濃度を5 5atomic%以上7 Oatomic%以下、窒素濃度を0. 1at onic%以上6atonic%以下、好ましくは0、1atonic% 以上2atomic%以下とし、水素濃度を0.1atomic%以 上3atomic%以下とする。このような組成の膜とするた めに、基板温度を350~500℃、好ましくは400 ~450℃として、放電電力密度0.1~1W/cm²とす る。

【特許請求の範囲】

【請求項1】基板上に形成されたTFTであって、 前記TFTの活性層の一方の表面に密接して設けられた 下地贈り

前記活性層の他方の表面に密接して設けられたゲート絶縁限と、該ゲート絶縁限に接して設けられたゲート電線 未 該ゲート絶縁限に接しておび、西間暗縁線をとき棺 と、該ゲート電板上に設けられた野間暗縁線を少か くとも一つは、酸素濃度が55 stoalcが以上70 atonic が以下であり、愛素濃度が0.1 atonicが以上60 が以下であり、かつ、水素濃度が0.1 atonicが以上3 atonicが以下である酸化塩化水素化シリコン酸で形成さ れていることを特徴できる平線化シリコン酸で形成さ れていることを特徴できる平線化シリコン酸で形成さ れていることを特徴できる平線化シリコン酸で形成さ れていることを特徴できる平線化シリコン酸で形成さ れていることを特徴できる平線化シリコン酸で形成さ れていることを特徴できる平線に対して

【請求項2】基板上に形成されたTFTであって、 前記TFTの活性層の一方の表面に密接して設けられた 下地膜と

前記活性層の他方の表面に密接して設けられたゲート総 線限と、該ゲート総縁限に接して設けられたゲート電格 と、該ゲート総縁限に接したれたゲート電格 の大きなが、大きないでは、前記層間絶縁限を形成 する少なくとも一層の絶縁限は、裁禁濃度が5 5 atonic %以上70 atonic%以下であり、蟹素濃度が0.1 aton ic%以上5 atonic%以下であり、かつ、未業濃度が0.1 atonic%以上5 atonic%以下であり、かつ、未業濃度が0.1 atonic%以上5 atonic%以下であり、サース・表濃度が0.1 ic%以上5 atonic%以下であり、サース・表濃度が0.1 ic%以上5 atonic%以下であり、かつ、水素濃度が0.1 ic%以上5 atonic%以下であり、能性・変化・メーシーンと関であることを特能とする半導体装置。

【請求項3】基板上に形成されたTFTであって、 前記TFTの活性層の一方の表面に密接して設けられた ゲート発経膜と、該ゲート絶経膜に接して設けられたゲ ート電極と、

前記活性層の他方の表面に設けられた保護絶縁膜または 層間絶縁膜とを有し、

前記ゲート絶縁膜、前記保護砂縁膜または河間段縁膜の 少なくとも一つは、酸素濃度が55atomic%以上70at omic%以下であり、盤素濃度が0.1atomic%以上6oat omic%以下であり、かつ、水素濃度が0.1atomic%以 上3atomic%以下である酸化端化水素化シリコン膜で形成されていることを特徴とする半導体設置。

【請求項4】基板上に形成されたTFTであって、 前記TFTの活性層の一方の表面に密接して設けられた ゲート絶縁膜と、該ゲート絶縁膜に接して設けられたゲ ート電極と、

前記活性層の他方の表面に設けられた保護絶縁膜または 層間絶縁膜とを有し、

前記ゲート絶縁限、前記保護検縁限または期間検縁限を 形能する少なくとも一層や棒線は、酸素混旋が5534 onic%以上7 Oatonic%以下であり、空素混変が0.1 atonic%以上6 atonic%以下であり、かつ、水素混度が O.1 atonic%以下であり、かつ、水素混度が 化シリコン限であることを特徴とする半導体装置。

【請求項5】請求項1乃至請求項4のいずれか一項にお

いて、

前記半導体装置は、パーソナルコンピュータ、ビデオカ メラ、携帯型情報増末、デジタルカメラ、デジタルビデ オディスクブレーヤー、電子遊技機器、プロジェクタ 一、有機エレクトロルミネッセンス材料を用いた表示装 置であることを特徴とする半導体装置。

【請求項6】基板上にTFTを設けた半導体装置の作製 方法であって

前記TFTの活性層の一方の表面に密接して下地膜を形成する第1の工程と、

前記活性層の他方の表面に密接してゲート絶縁膜を形成 する第2の工程と、該ゲート絶縁膜に接して設けられた ゲート電極を形成する第3の工程と、該ゲート電極上に 層間絶縁膜を形成する第4の工程とを有」、

前記第1の工程乃至第4の工程の少なくとも一つは、Si  $H_4$ 、 $N_2$ O、 $H_2$ から酸化窒化水素化シリコン膜を形成することを特徴とする半導体装置の作製方法。

は、なってというなどものできません。 【請求項7】基板上にTFTを設けた半導体装置の作製 方法であって

前記TFTの活性層の一方の表面に密接して下地膜を形成する第1の工程と、

前記活性層の他方の表面に密接してゲート絶縁膜を形成 する第2の工程と、該ゲート絶縁膜に接して設けられた ゲート電極を形成する第3の工程と、該ゲート電極上に 層面絶縁膜を形成する第4の工程とを有し、

前記第1の工程乃至第4の工程において形成される少な くとも一層の絶縁腕は、 $SiH_4$ 、 $N_2O$ 、 $H_3$ から作製 される酸化窒化水素化シリコン膜であることを特徴とす る半導体装置の作製方法。

【請求項8】基板上にTFTを設けた半導体装置の作製 方法であって、

前記TFTの活性層の一方の表面に密接してゲート絶縁 膜を形成する第1の工程と、該ゲート絶縁膜に密接して ゲート電極を形成する第2の工程と、

前記活性層の他方の表面に密接して保護絶縁膜または層 間絶縁膜を形成する第3の工程とを有し、

前記第1の工程乃至第3の工程の少なくとも一つは、S  $i H_4$ 、 $N_2 O$ 、 $H_2$ から酸化窒化水素化シリコン膜を形成することを特徴とする半導体装置の作製方法。

【請求項9】基板上にTFTを設けた半導体装置の作製 方法であって、

前記TFTの活性層の一方の表面に密接してゲート絶縁 膜を形成する第1の工程と、該ゲート絶縁膜に密接して ゲート電極を形成する第2の工程と、

前記活性層の他方の表面に密接して保護絶縁膜または層 間絶縁膜を形成する第3の工程とを有し、

前記第1の工程乃至第3の工程において形成される少な くとも一層の絶縁膜は、 $S1H_4$ 、 $N_2$ O、 $H_2$ から作製 される酸化窒化水系やシリコン膜であることを特徴とす る半導体装置の作製方法。 and the second s

【請求項10】請求項6または請求項7において、 前記第1の工程乃至第4の工程の後に、熱処理により、 少なくとも前記數化整化水業化シリコン限か会有する水 素を前記記性層に拡散させ、該活性層を水素化すること を特徴とする半導体装置の代撃方法。

【請求項11】請求項8または請求項9において、 前記第1の工程乃至第3の工程の後に、熱処理により、 少なくとも前記骸化螢化水素化シリコン膜が含有する水 素を前記活性層に拡散させ、該活性層を水素化すること

を特徴とする半導体装置の作製方法。 【請求項12】請求項10または請求項11において、 前記禁処理の温度が、300℃以上500℃以下である ことを特徴とする半導体装置の作製方法。

【請求項13】請求項6乃至請求項9のいずれか一項に おいて、

前記骸化窒化水素化シリコン膜は、 $SiH_4 \& N_2 O \& O$  合計の流量に対して $H_2$ の流量を $0.1 \sim 7$  倍の範囲とすることを特徴とする半導体装置の作製方法。

【請求項14】請求項6乃至請求項13のいずれか一項 において、

前記半導体装置は、パーソナルコンピュータ、ビデオカ メラ、携帯型情側型末、デジタルカメラ、デジタルピイ オディスタプレーヤー、電子が振線費、アロジェク マース・有機エレクトロルミネッセンス材料を用いた表示装 置であることを特徴とする半導体装置の作製方法。 【男师の詳細な趣明】

[0001]

【発明の属する技術分野】本発明は薄膜トランジスタお よびその作戦方法に関し、薄膜トランジスタを形成する のに必要な絶縁膜材料およびその作製方法に関する。 【0002】

【従来の技術】ガラスなどの選光性を有する絶縁基板上 に非晶質半導体膜を形成し、レーザーアニール花や熱ア ニール弦などで結晶化させた結晶質半導体膜を活性層と する薄膜トランジスタ (Thin File Transistor:以下、 下FTと記す)が開発されている。このTFTを作製す たかめに主として使用される基板は、バリウムホウケイ 酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板 である。このようなガラスを板ば石灰基板と比不刷熱性 は劣もものの市販価格は実施であり、大面積基板を容易 に製造さきる利点を有している。

【0003】TFTの構造はゲート電報の記費から大別 してトップゲート型とボトムゲート型に分類できる。ト ップゲート型は対ラスなどの総縁基板上に活性限を形成 し、その上にゲート総縁の頭に形成され いる。また、基板と活性周の間には下地販が受ける場 合が多い。一方、ボトムゲート型は同様で基板上にゲー 年電を設け、その上にゲート地様順、活性圏の順に形 成されている。さらにその活性関上には保護総縁腰域い は開間総縁継が解説されている。 [0004]上記ゲート経線限、下地駅、および保護絶 線膜域いは開節総線関は、舷化シリコン膜や空保シリコン シ限、または線化強化シリコン膜などで作製される。 のような材料が用いられる理由は、活性層を形成する非 品質シリコン膜または結晶第シリコン酸に対して良好な 界面を形成するには、シリコンを主成分の一つとする絶 線膜で形成することが好ましいためであった。

【0005】上記録解則はアラズマCVD法で接圧CV D法で無することが良いとされている。アラズマCV D法は無料ガスをグロー放電中で分解し、アラズマCV D法は無料ガスをグロー放電中で分解し、アラズマCが ることによりラジカル(ここでは化字的活性整を味する)を形成し、基準上に構造せる技術であり、通常4 ので以下の低温で高速な線の維積を可能としている。 しかし、アラズマ中にはイオン種も存在するのでシース 館域における電料によって加速されたイオン種による基 数へのグメージを上手く即制する必要がある。一方、減 圧CVD法は無料ガスを無外解して基度上に限を堆積する方法であり、アラズマCVD法のようにイオン種によ る基板へのグメンジはないものの、堆積速度が遅いという欠点を有している。

[0006] いずなにしても、下下のゲート総縁駅や 下地原、成いは京脱池線膜または層面総線膜とするため には、界面単位復度や膜中の欠陥準位速度(バルクス 密度)を十分低減する必要があった。さらに内部応力や その無処理による変化量も考慮する必要があった。 [0007]

【発明が解決しようとする課題】良質な絶縁限を形成するためには、腰の境機適管で大幅を導入しないことや、 形成した腸の欠縮極位密度がからくなる組成とすることが重要である。そのためた分解効率が高い原料力を用 いる手段が考えられている。例は、TEOS(14、TEOS(14) を考えていり起これでいる。例とは、TEOS(14) 参考でいるしたで検索された他とリコン服は良質な絶縁を形成できる方法の一つである。この他化シリコン を解表形成できる方法の一つである。この他化シリコン ルストレス)訓練を行うと、フラットバンド電圧(以 下、Ytoと略して記すりの変動を実用的な範囲に低減できることが知られている。

【び008】しかし、TEOSをグロー放電分解する過程で外が(H<sub>2</sub>の)が生成されやすく、上が容易に襲中に取り込まれるため、上型のような角質を襲とするためには成職後に400~600で無アニールを指す必要があった。TFTの製造工程において、このような高温のアニール工程を組み込むことは、製造コストの増加要因として不適切なものであった。

【0009】一方、SiH,とNgOとの混合ガスを用い たプラズマCVD法による酸化窒化シリコン腺は、膜中 に数atomic%の窒素を含有させることで緻密化させ、熱 アニールを施す必要がない良質な腺を作製することがで さる。しかし、件製条件によってSiーN結合による欠 能需性が形成され、BTS試験でVfbの変動が大きくなったり、TFT特性でしきい値電圧(以下、Vtbと略して記す)のシフトを起こす場合がある。同様に、プラズ でVD技で51日、NH。N及どから作製される 壁化シリコン限は鎖密で側を作製できるが、欠陥準 位電度が大きく、また内部応力が大きいので活性層に直 接接して形成すると並みを与え、TFTの特性に対して Vtbのシフトやサフスレッショルド係数(以下、S値と 幅して記す)をたきくする影響を持った。

【0010】本発明は上記問題点を解決するための技術 であり、TFTに代表される半導体装置に適した絶縁膜 およびその作製方法を提供することを目的とする。ま た、本男明は、そのような能線限をゲート絶縁膜や下地 膜、および保護絶縁駅または層間絶縁膜に用いた半導体 装置およびその作製方法を提供することを目的としてい る。

#### [0011]

【課題を解決するための手段】上記問題点を解決するために未参明は、5 H 4、N - 0 H - を取得力えもしてプラズマCVD法で作製される酸化型化水素化シリコン度を下下に代表される半率体装置の根壁が対比してリースであるために強化水素化シリコン環をゲート 絶縁要や下地際、および保護や棒球のは日間能縁頭に用いることとによりVUホンナがなくBTSに対して安定な下FTを作製することができる。

【0012】SiH<sub>4</sub>、N<sub>2</sub>O、H<sub>2</sub>を原料ガスとしてプ ラズマCVD法で作製される酸化管化水素化シリコン膜 に関する報告は、例えば、「"Structural and optical properties of anorphous silicon oxynitride", Jiunlin Yeh and Si-ChenLee, Journal of Applied Physics vol.79, No.2, pp656-663,1996」には、プラズマCV D法で分解温度を250℃として水素 (H2) 対SiH4 + N<sub>2</sub> Oの混合比を 0.9対 1.0で一定として、Si H<sub>4</sub>とN<sub>2</sub>Oの混合比をXg=[N<sub>2</sub>O]/([SiH<sub>4</sub>] + [N<sub>2</sub>O])で表し、Xgの値を0.05~0.97 5まで変化させて作製された酸化<br />
電化水素化シリコン膜 について述べられている。しかしながら、ここで作製さ れた酸化壁化水素化シリコン膜には、HSi-Oo結合 やH<sub>2</sub>Si-O<sub>2</sub>結合の存在がフーリエ変換赤外分光法 (FT-IR)により明瞭にその存在が観測されてい る。このような結合は熱的安定性に劣るばかりか、配位 数の変動によりその結合が存在する周辺に欠陥準位密度 を形成してしまう懸念がある。従って、同じ酸化溶化水 素化シリコン膜としても、その組成、或いは不純物元素 までを含めた成分まで詳細に吟味しないと、容易にはゲ ート絶縁膜などTFTの特性に重大な影響を与える締縁 膜に使用することはできない。

【0013】従って、本発明の酸化窒化水素化シリコン 膜による絶縁膜材料は、SiH<sub>4</sub>、N<sub>2</sub>O、H<sub>2</sub>を原料ガ スとしてアラズマCVD送で作製される際であり、その 組成において、酷業濃度を55atonic%以上70atonic %以下、螢業濃度を0.1atonic%以上6atonic%以 下、費ましくは0.1atonic%以上2atonic%以下と し、未需濃度を0.1atonic%以上3atonic%以下と し、未需濃度を0.1atonic%以上3atonic%以下と る。このような組成の限とするために、基板温度を35 0~500℃、費ましくは400~450℃として、放 電気力衝突の1.7atonic%以下である。

【0014】プラズマCVD法で酸化窒化水素化シリコ ン膜を作製する時に、従来用いられてきたSiHaとN。 Oの混合ガスに水素を添加することで、SiH₄から分 解して生成されたラジカルが気相中 (反応空間中)でポ リマー化をするのを防ぎ、パーティクルの生成を無くす ことができる。また、膜の成長表面において、水素ラジ カルによる表面吸着水素の引き抜き反応により過剰な水 素が膜中へ取り込まれるのを防止することができる。こ のような作用は膜堆積時の基板温度と密接な相関があ り、基板温度を本発明の範囲とすることにより初めてそ の作用を得ることができる。その結果、欠陥密度の少な い緻密な膜を形成することを可能とし、膜中に含まれる 徽量の水素は格子歪みを緩和する作用として有効に働 く。水素を分解して水素ラジカルの発生密度を高めるに は、グロー放電を発生させるための高周波電源周波数1 56~120MHz、好ましくは27~70MHzにする と良い。

[0015] このように本発明は、酸化酸化水素化シリコン膜における酸素 返業、水素の量を最適なものとすることにより初めて得るれる効果を有効に利用するのである。同じ作製技で形成される酸化酸化水素化シリコン膜であってもその作製方法や作製条件により算なる組成の膜が形成され、例えば、水素が過剰に含まれることにより、上述のように膜の不安定さを増大させる結果をおたるすことなる。

【9016】さらに、このような酸化塩化水素化シリコン酸で、アドログナード砂板圏、下地側、保護砂砂板 とないは期間地域観を形成し、その後、300で以上590で以下の温度で熱処理をすることにより、操化塩化水素化とソコン原が含有する水素が放出され、これを活性質に放散させることにより、活性層の水素化を効果的に行うごともできる。以下に本発明の実施形態を詳細に記述する。

#### [0017]

【発明の実施の那別】本実施形態では、丁FTに代表される半導体装置に適した絶線膜の作業力法について説明する。そのようた絶縁膜の作業形とリコン腺はおけてあり、本発明の単位登化水素化とリコン腺は大アラスでくいり近で31日、ハの、日を原料ガスとして作撃されるのである。ここでは、その他に強化水素化シリコン膜を用いてMOS構造の試料を作業したさに得られる容量 - 電圧特性 (以下、C - V材料と応し

て記す)を示す。

[0018] 酸化溶化水素化シリコン酸の作製圧削いる プラズマCVD装面は、容量結合型の方式を採用すれば 良い、その時の代表的な作製条件を表しに示す。表1に は2種類の作製条件が記載されているが、本発明に係わ る作製条件は#1883と#1884である。#187 6は従来の酸化強化シリコン酸の作製条件であり、対比 するために記載した。表1には、酸化塑化水素化シリコ ン腰の成膜条件と、その成膜前に実施する前処理条件に ついて記載されている。この前処理は必須なものではな いが、酸化協化水素化シリコン膜特性の再現性や下下 に応用した場合におけるその特性の再現性を高めるため に有用であった。

【0019】 【表1】

	条件No.			#1884	<b>#1876</b>
プラスマ クリーニング	ガス(sccm)	H2	200	200	100
	1	- 02	0	0	100
	圧力 (Pa)		20	20	20
	RFパワー(W/cm2)		0. 2	0. 2	0. 2
	処理時間(min)		2	2	
成膜	ガス(sccm)	SiH4	5	5	$\overline{}$
		N20	120	120	400
		H2	500	125	0
	圧力(Pa)		20	20	40
	RFパワー(W/cm2)		0.4	0.4	0. 4
	基板温度(C)		400	400	400

【0020】表1を参照すると前処理条件は、水素を3 3 8 Pa·1/sec導入し、圧力 2 0 Pa、高周波電力 0.2 W/ cm2でプラズマを生成して2分間処理する。また、水素を 169Pa·1/secと酸素を169Pa·1/sec導入して、圧力 4 OPaで同様にプラズマを生成して処理しても良い。ま た、表には記載しないが、NoOと水素を導入して圧力 10~70Pa、高周波電力密度0.1~0.5W/cm2で 数分間処理しても良い。このような前処理のとき基板温 度は300~450℃、好ましくは400℃とすれば良 い、前処理の効果は、基板上の被堆積表面をクリーニン グする作用や、被維精表面に水素を吸着させ一時的に不 活性化させることで、その後堆積される酸化塑化水素化 シリコン膜の界面特性を安定化させる作用がある。ま た、酸素やN2Oを同時に導入することにより、被堆積 表面の最表面およびその近傍を酸化させ、界面準位密度 を低減させるなどの好ましい作用がある。

【0021】本発明の酸化窒化水素化シリコン膜の成膜 条件は、SiH<sub>4</sub>を1~17Pa·l/sec、N<sub>2</sub>Oを169~ 506Pa·l/sec、水素を169~1266Pa·l/sec、反 応圧力10~70Pa、高周波電力密度0.1~1.0W/ cm²とし、基板温度は300~450℃、好ましくは4 00℃で成膜する。#1883の条件では、SiH4を 8. 44Pa·1/sec、N,Oを203Pa·1/sec、水素を8 4 4 Pa·1/sec、反応圧力 2 0 Pa、高周波電力密度 0 . 4 W/cm²とし、基板温度400℃で作製した。高周波電源 周波数は13.56~120Miz、好ましくは27~6 OMbzが適用され得るが、ここでは60Mbzとした。ま た、#1884の条件では、#1883の条件において 水素の流量を211Pa·l/secとして作製した。このよう なそれぞれのガスの流量は、その絶対値を限定するもの ではなく本来はその流量比に意味を持っている。Xh=  $[H_2]/([SiH_4]+[N_2O])$  \(\text{2}\) は0.1~7の範囲とすれば良い。また、前述のよう

に、 $Xg = [N_2O] / ([SiH_4] + [N_2O]) と すると、<math>Xg$ はひ、 $90 \sim 0$ 、9960 範囲とすれば良い。また、表に記載した#1876 の条件は従来の条件であり、水素を添加しないで作製する酸化塑化水素化シリコン限の代表的な作製条件である。

【0022】このようにして作製した酸化壁化水素化シ リコン膜の特性について、まずMOS構造の試料を作製 してC-V特性と、そのBTS試験によるVfbの変動に ついて調べた。C-V特性においてはVfbがOVとなり BTS試験においてもその変動がないことが最も望まし く、この値がOVからずれることは、界面や絶縁膜中に 欠陥準位密度が多いことを意味する。試料は、単結晶シ リコン基板 (CZ-P型、<100>、抵抗率3~7Ωc m)の上に表1に示す条件で酸化<br/>
電化水素化シリコン隙 を155nmの厚さに形成した。電極はアルミニウム(A をスパッタ法で400mの厚さに形成し、電極面積 は78.5㎜2とした。また、単結晶シリコン基板の裏 面にも同じ厚さでA1電極を形成し、水素雰囲気中にお いて350℃で30分熱処理を施しシンタリングを行っ た。BTS試験は酸化窒化水素化シリコン膜上の電極に -1.7MVの電圧を印加して、150℃で1時間放置 した。

【6023】図3はこのような試料のC-V特性を示す。親底には横川ヒューレット・バッカード社製の7村 P-41924年別小た、図3(a)は計1876の条件で機(監化水業化シリコン機を作製したもので、BT S試験前後で特性が大幅に変動している。一方、図3(b)は計1883の条件で作製したものであり、図3(c)は計1883の条件で作製したはの下があり、図3(c)に計1883の条件で作製したは日下試験前除における特性の変動は少ないことが確認された、表2はこのC-V特性かを動は少ないことが確認された、表2はこのC-V特性から得られるVthの値をまとめたものであり、初期値と1回目のBTS影像が受賞であり、Vthの

変動量をΔVfbで表している。Vfbの初期値は、#18 83の条件による試料で-2.25V、#1884の条件による試料で-0.66V、#18876の条件による試料で-2.84Vであり、ΔVfbはそれぞれ-0.5 5V、-0.15V、-1.35Vであった。即ち、#、 1884の条件で作製した試料のものが、Vfbの初期値 および△Vfbの値とも最も小さかった。 【0024】 【表2】

条件¥0.			#1883	\$1884	#1876
C-V data	Vfb(V)	ini	-2, 25	-0, 66	-2. 84
		1st -BTS	-2. 8	-0. 81	-4. 15
	AVfb(V)	-BT) - (ini	-0. 55	-0.15	-1. 35
ľ	8		4 017	3 796	3 569

[0025]このようなC-V特性の結果は、酸化塑化水素化シリコン酸の作製条件において、SIH(とN)のに対し混合する水素の削合し気がを細矩があることを示唆している。図3および表2の結果からは、Xh=1、Xg=0.96の場合に良好な結果が得られることが判明した。

【0026】図4はこれらの試料の含有水素量をFT-IR分光器 (使用装置: Nicolet Magna-IR 760) で測定 した赤外吸収分光特性から調べた。測定に用いた試料は 単結晶シリコン基板 (FZ-N型、<100>、抵抗率1 000Ωcm以上)に成膜したものを用いた。いずれの試 料においてもSi-O-Si結合による1080~10 5 Ocm<sup>-1</sup>にピークをもつstretchingモードの吸収と81 Ocm<sup>-1</sup>にピークをもつbendingモードの吸収が観測され ている。しかし、2300~2000cm-1付近に観測さ れるSi-Hに関連する吸収や、HSi-Oに関連する 吸収は相対的に弱く観測されている。2000cm<sup>-1</sup>にst retchingモードの吸収ピークをもつSi-H結合を前提 として、それぞれの試料の含有水素量を定量すると、# 1876、#1884の条件により作製した試料では定 量することができず、この結合は1×1019cm3以下の 濃度であることが判明した。#1883の条件で作製し た試料からはSi-H結合を4×1019cm-3の濃度を定 量することができた。一方、3400~3250cm1を 積分して得られるN-H結合の濃度を評価すると、#1 883の条件で作製した試料からは6×1020cm3の濃 度が定量された。また、#1884の条件で作製した試 料からは4×1020cm-3の濃度が定量された。しかし、 #1876の従来条件による試料では定量化することが できなかった。

[0027]このように、表しに示す3つの条件で作製した敵化懲化水率化シリコン膜を用いたMOS構造の別構 利の一、V特性には明確な差が認かられ、VHの利間 およびBTS試験後の変動値の両者を小さくできる作製 条件があることが認められた、そして、それぞれの限の 含有水素濃度に違いがあり、C - V特性との関連から最 適な組成があることを確認することができた。

【0028】表1および表2では代表的な例を示したが、TFTに代表される半導体装置に適した絶縁膜として適した絶縁膜の組成は、酸素濃度を55atomic%以上

7 Oatomic%以下、窒素濃度をO. latomic%以上6atomic%以下、好ましくはO. latomic%以上2atomic%以下とし、水素濃度をO. latomic%以上3atomic%以下とすれば良かった。

[0029] 【実施例】 [実施例1]本実施例では、CMOS回路を 形成するのに必要なnチャネル型TFTとpチャネル型 TFTを同一基板上に作製する方法について、工程に従 って図1と図2を用いて説明する。ここでは、本発明の 酸化窒化水素化シリコン膜から成る絶縁膜を、TFTの 下地膜、ゲート絶縁膜、および層間絶縁膜に適用した。 【0030】図1(A)において、基板101にはコー ニング社の#7059ガラスや#1737ガラス基などに 代表されるバリウムホウケイ酸ガラスやアルミノホウケ **イ酸ガラスなどを用いる。このようなガラス基板には微** 量ではあるがナトリウムなどのアルカリ金属元素が含ま れていた。このようなガラス基板は熱処理時の温度によ り数ppm~数十ppm程度収縮するので、ガラス歪み 点よりも10~20℃程度低い温度であらかじめ熱処理 しておいても良い。この基板101のTFTを形成する 表面には、基板101から前記アルカリ金属元素やその 他の不純物の汚染を防ぐために下地膜102を形成す る。下地膜102は、SiHa、NHa、NoOから作製 する酸化窒化シリコン膜102aと、SiH<sub>4</sub>、N<sub>2</sub>O、 H2から作製する酸化窒化水素化シリコン膜102bで 形成する。酸化窒化シリコン膜102aは10~100 nm (好ましくは20~60nm) の厚さで形成し、酸化窒 化水素化シリコン膜102bは10~200m(好まし くは20~100nm) の厚さで形成する。

【0031】これらの開設性米の学打予板型のアラズマ CVD途を用いて形成する、酸化管化シリコン膜 10 2 組え、Si H<sub>2</sub> 56 16 9 Pa-18cc、NH<sub>2</sub> 51 69 Pa-1 / Sec、N<sub>1</sub> 0を3 3 8 Pa-1/sec として反応流に導入 し、蒸散温度 3 2 5 で、反応圧力 4 0 Pa 、放電電力等度 の 4 1 W/cm 、 放電前分数を 0 Mez した。一方、酸化 酸化水素化シリコン膜 10 2 b は、Si H<sub>1</sub> を 3 4 Pa // Sec、N<sub>1</sub> 0を 2 0 3 Pa-1/sec、H<sub>1</sub> を 2 1 Pa-1/sec として反応意に導入し、蒸粉温度 4 0 0 で、反反圧力 0 Pa、放電電力需要 0 - 4 1 W/cm 、放電前效数 6 0 Mrz とした。これらの間は、素都高度を学的でおり 反応性力 とした。これらの間は、素都高度を学的でおり 反応 の切り載えのみで連続して形成することもできる。 [0032] ここで作製した酸化型化シリコン膜102 aは、密度が9.28×10<sup>10</sup>/m<sup>2</sup>/m<sup>2</sup>/m<sup>2</sup>, フィ化木素 アンモニウム(NH, HF,)を7.13%とフッ化アン モニウム(NH, HF,)を7.13%とフッ化アン モニウム(NH, F)を15.4%をも混合溶液(ステ ラケミファ社製、商品名しA L 500)の20℃におけ るエッチング速度が63m/minと遅く、総古で使い限で ある。このような限を下地限に用いると、この上に形成 する半等体層にガラス基板からのアルカリ金属元素が拡 数するのを防ぐのに有効するあ

【0033】次に、25~80m(招生しくは30~60m)の厚さで非晶質構造を有する半導体間103aを、プラズマCVD法やスパック法などの公知の方法で形成する。本実施用限では、プラズマCVD法で昇高質シリコン酸を55mの厚を上形成した、非晶質排進を有する半導体限としては、非晶質半導体膜や放射を2分半過度シリコンがルマニウム酸を2分半晶質半線体関102とは再巻を連続形成しても良い。例えば、前途のように酸化塩化シリコン膜102と産化量化シリコン膜102とをプラズマCVD法で連続して成熟後、反成が入をSil

H<sub>4</sub>、N<sub>2</sub>O、H<sub>2</sub>から51H<sub>4</sub>とH<sub>4</sub>或Nは51H<sub>4</sub>のみに 切り替えれば、一旦大気雰囲気に晒すことなく連続形成 できる。その結果、酸化量化水素化シリコン限102b の表面が頻を助ぐことが可能となり、作製する下PT の特性パラツキやしきい値電圧の変動を低減させること ができる。

[0035] 結晶化をレーザーアニール法にて行う場合には、パルス発掘型または連続発光弧のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発掘型のエキシマレーザーを行う。レーザー光を線状に加工してレーザーアニール条行う。レーザーアニール条件は実施者が第宣選択するものであるが、例えば、レーザーパルス発掘開波数30Hzとし、レーザーエネルギー密度を100~50ml/cml代表的には300~400ml/cml)とする。そして線状ビームを基板全面

に渡って照射し、この時や線状ビー人の重ね合わせ率 (オーバーラッツ事)を80〜98%として行う、この ようにして結晶質半導体層を形成することができる。 【0036】熱アニール法による場合にはファーネスア ニールがを用い、鬼業労団気がで60〜660で程度 の温度でアニールを行う、いずれにしても事品質半導体 層を結晶化させると原子の再配列が起こり総帯化するの で、作製される結晶質半導体層の厚さは当初の計晶質半 導体層の厚さ(木実施例では55mm)よりも1〜15% 程度減少した。

【0039】 n チャネル型TPTのLDD領域を形成するために、n型を付与する不確物元素を島状子解体解1の5つに温物的に流加する、半導体に対してn型を付与する不確物元素には、リン (P)、砒素(As)、アンチモン(Sb)など周期排を新15版の元素が加らたてはリン (P)を振加すべく、フォスフィン (PHs)を用いたイネンドーブ法を適用した。形成される不確制領域109に対けるというにより10~5分割の10年にある。本明細書中では、不確物領域109に含まれるn型を付与する不確物元素の適度を(n)と表す。

【0040】次に、マスク層106を純水で希釈したフッ酸などのエッチング液により除去する。そして、図1 (D)と図1(E)で島状半導体層105bに添加した 不純物元素を活性化させる工程を行う。活性化は塗業雰囲気中で500~600℃で1~4時間の熱アニール サービーニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施 例では、レーザー活性化の方法を用い、KFF立本や方 レーザー光(数長 248m)を用い、数表だ一点を予放 して、発掘周波数5~50Hz、エネルギー密度 100 ~500加/ca²として縁状ビームのオーバーラッア割合 880~98%として憲重して、最快事場体層が最近された基板全面を処理した。尚、レーザー光の照射条件に は何ら限定される事項はなく、実施者が適宜決定すれば らい。

【0041】次に、ゲート絶縁膜110をアラズマCV D法を用いて40~150nmの厚さでシリコンを含む絶 縁膜で形成する。まず、ゲート絶縁膜の成膜に先立っ て、プラズマクリーニング処理を行う。プラズマクリー ニング処理は、水素を338Pa·1/sec導入し、圧力20 Pa、高周波電力O. 2W/cm2でプラズマを生成して2分間 処理する。或いは、水素を169Pa·l/secと酸素を16 9Pa·1/sec導入して、圧力4 OPaで同様にプラズマを生 成して処理しても良い。基板温度は300~450℃、 好ましくは400℃とする。この段階で、島状半導体層 104、105bの表面をプラズマクリーニング処理す ることで、吸着しているボロンやリン、および有機物な どの汚染物質をとり省くことができる。また、酸素やN ,Oを同時に導入することにより、被堆積表面の最表面 およびその近傍を酸化させ、ゲート絶縁膜との界面準位 密度を低減させるなどの好ましい作用がある。ゲート絶 緑膜110はこのプラズマクリーニングと連続して行 い、前述の酸化壁化水素化シリコン膜102bと同様 に、SiH<sub>4</sub>を8. 4Pa·1/sec、N<sub>2</sub>Oを203Pa·1/se c、H<sub>2</sub>を211Pa·l/secとして反応室に導入し、基板温 度400℃、反応圧力20Pa、放電電力密度0,41W/ cm2、放電周波数6 OMHzとして形成した。

【0042】ゲート総裁領110上には、ゲート電極を 形成するために導電層を成膜する。この薄電層は単層で 形成しても長いが、必要に応じて二層あるいは三層とい の左横構造とすることもできる。本実施例では、導電 作の強化物金属膜から成る薄電層(A)111と金属膜 から成る薄電層(B)112と全積層させた、薄電層 (B) 112はタンタル (Ta)、チタン (Ti)、モ リブデン (Mo)、タグタステン (W) から認はれた元 素、または前記元素を主成分とする合金か、前記元素を 組み合わせた合金膜(代数にはMo We金膜、Mo 一て自金盤膜)不規まがは反く、事電層(A) 11 は整化シンタル (TaN)、窒化タングステン (W)

N)、窒化チタン (TiN) 膜、窒化モリブデン (Mo N) などで形成する。また、導電層 (A) 111はタン グステンシリサイド、チタンシリサイド、モリブデンシ リサイドを適用しても良い、薄電層 (B) 112は低低 抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppu以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppu以下をすることで20μΩcm以下の比低抗値を実現することができた。

【0043】導電層(A)111は10~50mm(好ま しくは20~30mm)とし、導電層(B)112は20 0~400nm (好ましくは250~350nm) とすれば 良い。本実施例では、導電層(A)111に30mの厚 さのTaN膜を、導電層(B) 112には350nmのT a膜を用い、いずれもスパッタ法で形成した。TaN膜 はTaをターゲットとしてスパッタガスにArと窒素と の混合ガスを用いて成膜した。TaはスパッタガスにA rを用いた。また、これらのスパッタガス中に適量のX eやKrを加えておくと、膜の内部応力を緩和して膜の 剥離を防止することができる。α相のTa膜の抵抗率は 20μΩcm程度でありゲート電極に使用するのに適して いるが、β相のTa膜の抵抗率は180μΩcm程度であ りゲート電極とするには不向きであった。TaN膜はα 相に近い結晶構造を持つので、この上にTa膜を形成す ればα相のTa膜が容易に得ることができる。尚、図示 しないが、導電層(A)111の下に2~20m程度の 厚さでリン (P)をドープしたシリコン膜を形成してお くことは有効である。これにより、その上に形成される 導電膜の密着性向上と酸化防止を図ると同時に、導電層 (A) または導電層 (B) が微量に含有するアルカリ金 属元素がゲート絶縁膜110に拡散するのを防ぐことが できる。いずれにしても、導電層 (B) は抵抗率を10  $\sim$ 500 $\mu\Omega$ cmの範囲ですることが好ましい。

【0044】次に、フォトレジストマスク113を形成し、非電層(A) 111とを一括し、非常層(B) 114、115を形成する。例えば、ドライエッチング法によりCF」との。の混合ガス、またはC1」を用いて1~20Paの反応圧力で行うことができる。ゲート電格114、115は、導電層(B)から成る114a、115とが一株として形成されている。この時、ホチャネル型下下のゲート電極115に不動作開域109の一部と、ゲート総様膜110を介して重なるように形成する。また、ゲート機様に10を介して重なるように形成する。また、ゲート機様に10を介して重なるように形成する。また、ゲート機様に10を介して重なるように形成する。また、ゲート機様に10を介して重なるように形成する。また、ゲート機様に10を介して重なるように形成する。また、ゲート電循道電電(B)のみで形成することも可能である。

【0045】次いで、pサルネル型下ドのツース領域 およびドレイン領域とする不純物領域117を形成す る。ここでは、ゲート電極114をマスクとしてp型を 付与する不純物元素を添加し、自己整合的に不純物領域 を形成する。このとき、ホケャネル型下ドで形成する。 数大学率保備2フォトレジネトアスク116で被覆して おく、そして、不純物領域117はジボラン(B<sub>1</sub>H<sub>0</sub>) を用いなイオンドーブ法で形成する。この領域のポロン (B) 湯度は3水10<sup>2</sup>をつるメ10<sup>1</sup>4 tabs/m<sup>2</sup>となる (B) 湯度は3x10<sup>2</sup>をつるメ10<sup>1</sup>4 tabs/m<sup>2</sup>となる ようにする。本明細書中では、ここで形成された不純物 領域117に含まれるp型を付与する不純物元素の濃度 を(p\*)と表す。

【0046】次に、nチャネル型TFTのソース領域またはドレイン領域を形成する不統制領域 118の形成を行った。こでは、フォスフィン(PHs)を用いたイオンドーア法で行い、この領域のリン(P) 濃度を1×10<sup>16-1</sup>×10<sup>16</sup>はのまた。一般では、カース・1×10<sup>16</sup>はのまたれて種の領域118に含まれる n型を付与する不統物元素の濃度を(n')と表す。不統物領域117にも同時にリン(P)が添加されるが、既に額の工程で添加されたゴロン(P)濃度はその1/2~1/2程度なので単型の導電性が解除され、TFTの特性に削る影響をよるとはなかった。

(1047) その後、それぞれの濃度で添加された n型またはp型を付かする不検粉、表れぞれの濃度で添加された n型またはp型を付かする不検粉に素を活性にする工程を熱アニール状を(FTA法)、その他に、レーザーアニールは、またはラビッドサーマルアニール法(RTA法)で行うことができる。アニール型型は酸素濃度が1pの以下、好ましくは0.1pの以下の重素雰囲気中で400~700で、代表的には50~600で行うものであり、本実施門では550でで4時間の熱処理を行った。また、アニール処理の前に、50~200mの厚さの保護絶縁層119を酸化型化シリコン膜を検化シリコン膜を表していました。18年1884の条件で形成すれば長いが、非1876の条件で作製してもこの場合は同胞ない。

【0048】活性化の工程の後、さらに、3~100% の水東を含む雰囲気中で、300~500でで1~12 時間の熱処理を行い、島状半導体層を水素化する工程を 行った、この工程は熱的に励起された水素により半導体 層のグングリングボンドを総増する工程である。水素化 の他の手段として、プラズマ水素化(プラズマにより崩 起された水素を削いる)を行っても良い。

[0049]その徐、保護無縁層上にさらに表1に示す #1883または非1884の条件で能化壁化水素化シ リコン限を成膜して層間絶縁層120を形成する。本実 施削では糖化壁化水素化シリコン腰を、51 H<sub>2</sub>を8. / APa-1/sec、N<sub>0</sub>を200Pa-1/sec、H<sub>2</sub>を844Pa-1 / sec導入して反応圧力40Pa、基板温度400℃とし、 放電電力需度60.4%/cm²として、500~1500n に 貸ましては600~800m)の厚さで形成する。 [0050]そして、層間絶縁層120および保護発縁 層119下ドワンース領域またはドレイン領域に達す るコンタクトホールを形成し、ソース配線121、12 4と、ドレイン階線122、123を形成する。図示10 いないが、水柴齢門ではこの電後と、Ti膜を10 nm、Tiを含むアルミニウム膜300nm、Ti膜150 nmをスパッタ法で連続して形成した3層構造の積層膜と した。

【0051】次に、パッシベーション膜125として、 窒化シリコン膜または酸化窒化シリコン膜を50~50 Om (代表的には100~300m) の厚さで形成す る。この状態で水素化処理を行うとTFTの特性向上に 対して好ましい結果が得られる。例えば、3~100% の水素を含む雰囲気中で、300~500℃で1~12 時間の熱処理を行うと良い。パッシベーション膜125 を緻密な窒化シリコン膜で形成し、このような温度で熱 処理を行うと、層間絶縁層120を形成する酸化窒化水 素化シリコン膜の含有水素が放出され、上層側は緻密な 窒化シリコン膜でキャップされることになり水素の拡散 が阻止されるので、放出される水素は下層側に優先的に 拡散し、島状半導体層104、105bの水素化を酸化 **窒化水素化シリコン膜から放出される水素で行うことが** できる。同様に、下地膜に用いた酸化壁化水素化シリコ ン膜からも水素が放出されるので、島状半導体層10 4.105bは上層側および下層側の両側より水素化さ れる。また、この水素化処理はプラズマ水素化法を用い ても同様の効果が得ることができる。

【0052】こうして基版101上に、カチャネル圏下 FT134とアナャネル型下FT133とを完成させる とかできた。アナマルル型下FT133には、最大学 導体層104にサーネル形成領域126、ソース領域1 27、ドレイン領域128を有している。カチャネル型 領域129、ゲート電極115と重なるLDD領域13 0(以降、このようなLDD領域をLovと記す)、ソース領域13 とが、このようなLDD領域をLovと記す)、ソー ス領域132、ドレイン領域13を有している。この Lov領域のチャネル長方向の長さは、チャネル長3~8 μに対して、0.5~3、0ル=(野ましくは1.0~ 1.5 μの)とした、図2ではそれぞれの下FTとシ グルゲート構造としたが、ダブルゲート構造でも良い し、複数のゲート電極を設けたマルナゲート構造でもし し、複数のゲート電極を設けたマルナゲート構造として を差しまえない。

[0053] このように弁製したTFTの特性を評価した。TFTで形成した同路を所望の郷勅電圧で正常に勤 作ぎせるために着目する特性は、V帖、S値、電界効果 移動度とどであり。こでは特にVthと S値について着 目した。TFTのサイズはサイル型とよび下ナネル機下 8 μαであり。 ロチャネル型TFTにはLDDとしてLo マータルを設けてある。

【0054】その結果、完成したTFTにおいてnチャ ネル型TFTでは、S値を0・10V/dec以上0・30V /dec以下、Vthを0・5V以上2・5V以下、電界効 果移動度は120cm<sup>P</sup>パ・sec以上250cm<sup>2</sup>パ・sec以下と することができる。また、pチャネル型TFTでは、S 値をり、10V/dec以上の、30V/dec以上、V t hを一 2、5V以上一の、5V以下、電界効果移動度は80で 1/V :ec以上150cm<sup>2</sup>/V :ec以下とすることができる。 このような特性は、TFTの下地限やゲート絶縁限。さらに保験検験機関ならは開間検験側に51 Hg、N/5 たに保験検験機関ならは開間検験側に51 Hg、N/5 大の合有水素量をほじめとする組成を通したものとする ととにより、再発性は今後るとかできる。

[0055] [実施例2] TFTの活性層とする結晶質 半導体際の作製がおは、レーザーアニール法のかに限定 されるものでなく、レーザーアニール法と然アニール法 を併用しても良い。また、熱アニール法による結晶化 は、特開ヤフー130652号公教で開示される触媒元 素を用いる結晶化とにも応用することができる。その方 法を図るを用いて説明する。

【00561図5(A)で示すように、実施例1と同様にして、基板101上に膝化能化シリコン関102a、酸化型化未淋化シリコン関102bを形成する、そしてプラズマCVD法やスパップ法などで外晶積半線体関103aを25-080mの厚をで形成する。そして、重量損算で10ppmの触媒元素を含む水溶液をスピンコート法で結れした触状元素を含有する関150を形成する。機媒元素にはニッケル(N1)、ゲルマニウム(Ge)、銭(Fe)、パラジウム(Pd)、スズ(Sm)、銀(Pb)、ゴバル(Co)、白金(Pt)、網(Cu)、金(Au)などである。この触媒元素を含有する関150と次によニッケル(N1)、ボルスズ(Sm)、網(Pb)、ゴバル(Co)、白金(Pt)、網(Cu)、金(Au)などである。この触媒元素を含有する関150に、スピンコート法の他にスパッタ法や

に形成しても良い。
(0057) そして、図5(B)に示す結晶化の工程では、まず400~500でで1時間程度の熱処理を行い、非晶質シリコン版の合有水素量を5まなのになり下にする。そして、アーネスアニールを目い、製業券間気中で550~600でで1~8時間の数アニールを行う。以上の工程により結晶質半導株膜(結晶質シリコン版)103を得ることができる。しかし、ここまでの工程で表アニールによって作製された結晶質半等体膜1の3は、活過率工事機像などで徴収的に販売すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランゲムなものである。また、ラマンケ光法からスペクトルや、光半期機械順線により巨純的に膨終すると局所的に非晶質環域が残布していることが観察すると局所的に非晶質環域が残布していることが観察すると局所的に非晶質環域が残布していることが観察すると局所的に非晶質域が残布していることが観察すると局所的に非晶質域が残布していることが観察すると局所的に非晶質域が残布していることが概察すると局所的に非晶質域が残布していることが観察するとある。

【0058】このような結晶質半導体類 103 cの結晶 性をより高めるために、レーザーアニール法をこの段階 で実施すると有効である。レーザーアニール法では結晶 質半導体関 103 cを一旦那様式態にしてから再結晶化 させるため、上記目的を達成することができる。例え ば、XeC1エキシマレーザー(波長308m)を用 い、光学系で線状ビームを形成して、発掘所改数5〜5 の他、エネルギー密度100〜500ml/cm²として線状 ビームのオーバーラップ割合を80〜98%として照射 する。このようにして、結晶質半導体第103cの結晶 性をより高めことができる。しかし、この状態で結晶質 半導体第103cの表面に発存する機能が ×10<sup>10</sup>〜2×10<sup>11</sup>atoms/cm²であった。

【0059】そこで、特開平10-247735号公報 で開示されているゲッタリングの工程を続いて行うこと は有効な手段の一つである。このゲッタリングの工程に より結晶質半導体膜103cの触媒元素の濃度を1×1 017atoms/cm3以下、好ましくは1×1 016atoms/cm3に まで低減させることができる。まず、図5 (C) に示す ように、結晶質半導体膜103cの表面にマスク絶縁膜 膜151を150nmの厚さに形成し、パターニングによ り開口部152を形成し、結晶質半導体膜の一部を露出 させる。そして、リンを添加する工程を実施して、結晶 質半導体膜103cにリン含有領域153を設ける。こ の状態で、図5(D)に示すように、窒素雰囲気中で5 00~800℃(好ましくは500~550℃).5~ 24時間、例えば525℃、12時間の熱処理を行う と、リン含有領域153がゲッタリングサイトとして働 き、結晶質シリコン膜103cに残存している触媒元素 をリン含有領域153に偏析させることができる。そし て、マスク絶縁膜膜152とリン含有領域153を除去 し、図5 (E)に示すように島状半導体層104'、1 05'を形成することにより、結晶化の工程で使用した 触媒元素の濃度を1×1017atons/cm3以下にまで低減 された結晶質シリコン膜を得ることができる。 【0060】以降、実施例1における図1(C)からの 工程に従えば、このような鳥状半導体層104'、10 5'を用いてTFTを完成させることができる。また、 ゲッタリングの工程は、本実施例の方法に限定されるも のではなく、後述するようにソース領域およびドレイン 領域の活性化の工程において同時に行う方法もある。 【0061】 [実施例3] 図6~図8を用いて本実施例 を説明する。まず、基板601としてガラス基板、例え ばコーニング社の#1737基板を用意した。そして、 基板601上にゲート電極602を形成した。 ここで は、スパッタ法を用いて、タンタル (Ta) 脚を200 nmの厚さに形成した。また、ゲート電極602を、窒化 タンタル (TaN) 膜 (膜厚50mm) とTa膜 (膜厚2 50m) の2層構造としても良い。 Ta膜はスパッタ法 でArガスを用い、Taをターゲットとして形成する が、ArガスにXeガスを加えた混合ガスでスパッタす ると内部応力の絶対値を2×10°Pa以下にすることがで きる(図6(A))。

【0062】そして、ゲート絶縁膜603、非晶質半導体層604を順次大気開放しないで連続形成した。ゲート絶縁膜603は、プラズマCVD法を用い窒素リッチ

な強酸化シリコン膜603 a を 25 nmの厚さに形成し、 その上に長1 に記載した # 1884 の条件で作業する酸 化塩化米米化シリコン膜603 b 2 12 5 mmの厚立 成する。また、非晶質半導体層604 b 79 ズマC V D 法を用い、20~100m、 野ましくは40~75 nmの 厚を上形成した(図6(B))。

【0063】をして、ファーネスアニール押を用い、4 50~55 0℃で1時間の熱処理を行った。この熱処理 により引品質学等体層604から水素を放出させ、残存 する水業量を540mに公以下とする、その後、身品質学 等体層604を結晶化させる工程を行い、結晶質半等体 層605を形成する。ここでの結晶化の工程は、レーザー アニール法や熱アニール法を用いば反射い、レーザー アニール法では、例えばド・ドエキシマレーザー光(改 長248mm)を用い、線状ビームを形成して、発動・切 ス周被数50Hz、レーザーエネルギー密度100~5 004/cm<sup>2</sup> 線状ビームのオーパーラッ 7率を96%と して非品質半導体層の結晶化を行った(図6(C))。また、実施例2で設明した結晶化の方法を適用すること もできる。

【0064】次に、こうして形成された結晶質半導体層 605に密接してチャネル形成領域を保護する酸化窒化 水素化シリコン膜606を形成した。この酸化窒化水素 化シリコン膜も表1に記載した#1884の条件で作製 し200mの厚さに形成する。この酸化窒化水素化シリ コン膜606の成膜の前にプラズマCVD装置の反応室 内で実施例1で記載したプラズマクリーニング処理を行 い、結晶質半導体膜605の表面を処理するとTFT特 性のVthのバラツキを減らすことができた。その後、裏 面からの露光を用いたパターニング法により、酸化窒化 水素化シリコン膜606に接したレジストマスク607 を形成する。ここでは、ゲート電極602がマスクとな り、自己整合的にレジストマスク607を形成すること ができる。これは図示したようにレジストマスクの大き さは、光の回り込みによって、わずかにゲート電極の幅 より小さくなった(図6(D))。

【0065】このレジストマスク607を用いて酸化塑化水素化シリコン膜606をエッチングして、チャネル保護膜608を形成した後、レジストマスク607は除去した。この工程により、チャネル保護膜608と接する領域以外の結晶質半導体層605次の表面を露呈きた。このサャネル保護機608は、後の不純精添加の工程でチャネル領域に不純精が添加されることを防ぐ役目を果すと共に、結晶程半導体層の界面準位密度を低減する効果があった(図6位8)

【0066】次いで、フォトマスクを用いたパターニングによって、ロチャネル型「FTの一部とpチャネル型 下FTの領域を覆うレジストマスク609を形成し、結 島質半導体層605の表面が露呈している領域に n型を 付与する不純物元素を添加する工程を行った。そして、 n・領域610 aを形成した。ここではイオンドーフ法 でフォスフィン (PH<sub>3</sub>) を用い、ドーズ書5×10<sup>11</sup>4 にのssca<sup>12</sup>4、加速配上10ke/としてリン (P) を新加した。また、上記レジストマスク609のパターンは実施 者が適直設定することにより n・領域の場所決定され、 所観の幅を有する n・型領域、およびチャネル形成領域 を形成することを可能としている(図7(A))。

(C))。
(C))。
(O)68. 
(O)68. 
(N)7. 
(O)68. 
(N)7. 
(O)68. 
(N)7. 
(O)7. 
(O)8. 
(O)8.

【0069】以上の工程を経て、nチャネル型下下のソース領域615、ドレイン領域615、にDり領域617、618、チャネル汚炭領域619、形成され、pチャネル型下下のソース領域621、ドレイン領域62、チャルが発領域620が形域された。次で、nチャネル型下下で対した。第1の周間絶縁膜623を形成した。第1の周間絶縁膜623を形成した。第1の周間絶縁度623を形成した。第1の周間絶縁度624を表に設した18年、100~500mm 存在形成化上(図8(B))。そして、第2の周間絶縁膜624を表に記載した#1876の条件で作製される経位整化水素化シリコン原で同様に100~500mm が表に形成した(図8(B))。そして、第2の周間絶縁膜624を表に記載した#1876の条件で作製される経位整化水素化シリコン際で同様に100~500mの厚まに形成した(図8(C))。

【0070】この状態で1回目の水素化の工程を行なった。この工程は、例えば、3~100%の水素雰囲気中で300~550℃、舒ましくは350~500℃の熱機理を1~12時間行なえば氏い、または、プラズマ化された水素を含む雰囲気中で同様の温度で10~60分

の処理を行なっても良い、この熱処理により第1の層間 絶縁膜に含まれる水素や、上記熱処理雰囲気によって気 相中から第2の間能縁機膜に持むた水素は変化、 その一部は半導体層にも達するので、結晶質半導体層の 水素化を効果的に行うことができる。 (00711 第1 の間触縁機能623と第2の層間絶縁

膜624はその後、所定のレジストマスクを形成して、 エッチング処理によりそれぞれのTFTのソース解放 と、ドレイン領域に達するコンタノトホールが形成し た。そして、ソース電極625、627とドレイン電極 626を形成した。団示していないが、本文維例ではこ の電極を、T:膜を100m、T1を含む 1膜300 mm、T1膜150mmをスパック法で連続して形成した3

層構造の電極として用いた(図8(D))。

【0072】さらに、パッシベーション膜628を形成 する工程を行なった。パッシベーション膜はプラズマC VD法でSiHa、NaO、NHaから形成される容酸化 シリコン膜、またはSiHa、Na、NHaから作製され る窒化シリコン膜で形成する。まず、膜の形成に先立っ てN2O、N2、NH3等を導入してプラズマ水素化処理 を実施した。ここでプラズマ化されることにより気相中 で生成された水素は第2の層間絶縁膜中にも供給され、 基板を200~500℃に加熱しておけば、水素を第1 の層間絶縁膜やさらにその下層側にも拡散させることが でき、2回目の水素化の工程とすることができた。パッ シベーション膜の作製条件は特に限定されるものではな いが、緻密な膜とすることが望ましい。最後に3回目の 水素化の工程を水素または窒素を含む雰囲気中で300 ~550℃の加熱処理を1~12時間の加熱処理により 行うことにより行なった。このとき水素は、バッシベー ション膜628から第2の層間絶縁隙624へ、第2の 層間絶縁膜624から第1の層間絶縁膜623へ、そし て第1の層間絶縁膜623から結晶質半導体層へと水素 が拡散して結晶質半導体層の水素化を効果的に実現させ ることができる。水素は膜中から気相中へも放出される が、パッシベーション膜を緻密な膜で形成しておけばあ る程度それを防止できたし、雰囲気中に水素を供給して おけばそれを補うこともできた。

【0073]以上の工程により、Pケキネル型下FTと カチャネル型下FTを同一基板上に連スタが型の構造で 形成することかできた。そして、連スタが型ので下Tに おいても、ゲート 絵緑線 603 b ゲッチャネル保護順 608 係 保護能線機 611 などに本売列の他化塩化水素化シ リコン限を適用することにより、完成したTFTにおいて、Pケールをは、S値を0、10 V/dec以上、 0、30 V/dec以下、V thを0、5 V以上2.5 V以 下、電界効果移動使は120 cm/V sec以上25 Ccm/V sec以下とすることができる。また、P チャネル型TF Tでは、S値を0、10 V/dec以上0、30 V/dec以下、 V thを - 2.5 V以上 - 0.5 V以下、電界効果移動を実施する。 度は80cm²/V-sec以上150cm²/V-sec以下とすること ができる。このような特性は、本発明の酸化塑化水素化 シリコン酸の中性欠陥や荷電欠陥をはじめとする欠陥準 包密度が低く、また半導体層との界面準位密度が低いこ とに起因している。

【0074】 [未練解4] 本実験例を図りへ図13を参 順して説明する。ここでは画業部の画業下FTと、画業 部の周辺に設けられる駆動回路の下FTを同一速数上に 作製する方法について工程に使って詳細に説明する。但 し、説明を簡単にするなかに、利明回路ではシンスク回路、バッファ回路を形成するの格の 回路と、サンプリンク開発と形成するのチャネル型TF Tを包括することにする。

【00751図9(A)において、蒸炭201にはパリ ウムボウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス 基板を用いる。本実施例ではアルミノホウケイ酸ガラス 基板を用いな。この基板201のFFTを形成する美面 に下便機202を形成する。下地限202は、基板20 1からのアルカリ金属元素をはじめとする不純軌拡散を 防ぐために、アラスでCVD法でS1H、N,10、NH のの厚葉に形成した。さらにその上に、半導体層との界面 を具好に保つ水めに、表すて記載した非1884の作製 条件に従い、S1H。N,20、H,から作製される酸化 量化火素化シリコン膜202bを100mを積層させて 下機度202bを3。

[0076]次に、25~80m (好主しくは30~60m)の厚さで外品質構造を有する半導体層203aを、プラズマCVD法やスパック法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質ション服を55mの厚さに形成した。また、下地駅2025時間接途を有する半導体層203aとは間し成膜法で形成することが可能であるので、両者を連続機関にち身い、下地度2026時度と大統一上上大男型にに晒さないことでその表面の汚染を防ぐことが可能となり、作要するTFTの特性/グラツキやしきい値電圧の変動を低途せると上ができる[09(点))。

(10077) そして、公知の結晶化技術を使用して非晶質構造を有する半導体層203 aから結晶管半導体層203 aから結晶管半導体層203 aがら結晶管半導体層203 aがら結晶管半導体層203 aがら結晶質が見からまた。こでは、非晶質構造を有する半導体層203 aが非常を対した。その方法は、レーザーアニール法や熱アニール法(固和成長法)を適用すれば良いが、ここでは実施例で述べた特開デアー130650分級で振行と対した技術に従って、機械元素を用いる結晶化法で結晶質半導体層203 bを形成した。まず、重量検算で10 ppmの機媒元素を含むが流浴をスピンコート法で修布して機械元素を含むが流浴をスピンコート法で修布して機械元素と含む水浴浴をといて、1000では、1000

A service of the second of the service of the service of the second of th

スズ (Sn)、鉛 (Pb)、コバルト (Co)、白金 (Pt)、銅(Cu)、金(Au)などである。結晶化 の工程では、まず400~500℃で1時間程度の熱処 理を行い、非晶質シリコン膜の含有水素量を5atomic% 以下にする。そして、ファーネスアニール炉を用い、壁 素雰囲気中で550~600℃で1~8時間の熱アニー ルを行う。以上の工程までで結晶質シリコン膜を得るこ とができる。この状態で表面に残存する触媒元素の濃度 は3×1010~2×1011atoms/cm2であった。その 後、結晶化率を高めるためにレーザーアニール法を併用 しても良い。例えば、XeC1エキシマレーザー(波長 308mm)を用い、光学系で線状ビームを形成して、発 振周波数5~50kx、エネルギー密度100~500mJ /cm2として線状ビームのオーバーラップ割合を80~9 8%として照射する。このようにして、結晶性半導体層 203bを得る(図9(B))。

【0078】そして、結晶質半導体層203bをエッチ ング処理して島状に分割し、島状半導体層204~20 7を形成し活性層とする。その後、プラズマC VD法や 減圧CVD法、またはスパッタ法により50~100mm の厚さの酸化シリコン膜によるマスク層208を形成す る。例えば、減圧CVD法でSiH<sub>4</sub>とO<sub>2</sub>との混合ガス を用い、266Paにおいて400℃に加熱して酸化シリ コン膜を形成する(図9(C))。

【0079】そしてチャネルドープ工程を行う。まず、 フォトレジストマスク209を設け、 nチャネル型TF Tを形成する島状半導体層205~207の全面にしき い値電圧を制御する目的で1×1016~5×1017atom s/cm<sup>3</sup>程度の濃度でp型を付与する不純物元素としてボ ロン (B) を添加した。ボロン (B) の添加はイオンド ープ法で実施しても良いし、非品質シリコン膜を成膜す るときに同時に添加しておくこともできる。ここでのボ ロン (B) 添加は必ずしも必要でないが、ボロン (B) を添加した半導体層210~212はnチャネル型TF Tのしきい値電圧を所定の範囲内に収めるために形成す ることが好ましかった。このチャネルドープ工程は、実 施例2または実施例3で示した方法で行っても良い(図 9(D)).

【0080】駆動回路のnチャネル型TFTのLDD領 域を形成するために、n型を付与する不純物元素を島状 半導体層210、211に選択的に添加する。そのた め、あらかじめフォトレジストマスク213~216を 形成した。ここではリン(P)を添加すべく、フォスフ ィン (PHa) を用いたイオンドープ法を適用した。形 成されたn~不純物領域217、218のリン (P) 濃 度は1×10<sup>17</sup>~5×10<sup>17</sup>atoms/cm³のとする。ま た、不純物領域219は、画素部の保持容量を形成する ための半導体層であり、この領域にも同じ濃度でリン (P)を添加した。(図10(A)) 【0081】次に、マスク層208をフッ酸などにより

除去して、図9(D)と図10(A)の工程で添加した 不純物元素を活性化させる工程を行う。活性化は、窒素 雰囲気中で500~600℃で1~4時間の熱アニール や、レーザーアニールの方法により行うことができる。 また、両者を併用して行っても良い。本実施例では、レ ーザー活性化の方法を用い、KrFエキシマレーザー光 (波長248nm)を用い、線状ビームを形成して、発振 周波数5~50Hz、エネルギー密度100~500mJ /cm²として線状ビームのオーバーラップ割合を80~9 8%として走査して、島状半導体層が形成された基板全 面を処理した。尚、レーザー光の照射条件には何ら限定 される事項はなく、実施者が適宣決定すれば良い。 【0082】そして、ゲート絶縁膜220をプラズマC VD法を用いて40~150mの厚さで形成する。ここ では、多室分離型のプラズマCVD装置を用い、ゲート 絶縁膜を形成する同じ反応室内で、或いはプラズマクリ ーニング用の専用の反応室内で、ゲート絶縁膜の成膜に

先立って、島状半導体層が形成された基板に対しプラズ マクリーニング処理を行う。プラズマクリーニング処理 は、水素を338Pa·1/sec導入し、圧力20Pa、高周波 電力0.2W/cm2でプラズマを生成して2分間処理する。 或いは、水素を169Pa·1/secと酸素を169Pa·1/sec 導入して、圧力4 OPaで同様にプラズマを生成して処理 しても良い。基板温度は300~500℃、好ましくは 400℃とする。この段階で、島状半導体層204、2 10~212の表面をプラズマクリーニング処理するこ とで、吸着しているボロンやリン、および有機物などの 汚染物質をとり除き、表面に水素を吸着させ不活性化さ せる。また、酸素やN2Oを同時に導入することによ り、被堆積表面の最表面およびその近傍を酸化させ、ゲ ート絶縁膜との界面準位密度を低減させるなどの好まし い作用がある。ゲート絶縁膜220は基板201を大気 に晒すことなくプラズマクリーニングと連続して行うこ とが望ましく、酸化窒化水素化シリコン膜202bと同 様に、SiH<sub>4</sub>を8.4Pa·1/sec、N<sub>2</sub>Oを203Pa·1/s ec、H<sub>2</sub>を211Pa·1/secの割合で反応室に導入し、基 板温度400℃、反応圧力20Pa、放電電力密度0.4 1 W/cm<sup>2</sup>、放電周波数6 OMHzとして形成する(図10 (B)),

【0083】次に、ゲート電極を形成するために第1の 導電層を成膜する。本実施例では導電性の窒化物金属膜 から成る導電層(A) 221と金属膜から成る導電層 (B) 222とを積層させた。ここでは、Taをターゲ ットとしたスパッタ法で導電層(B)222をタンタル (Ta)で250nmの厚さに形成し、導電層(A)22 1 は窒化タンタル (TaN) で50mの厚さに形成した (図10(C)).

【0084】次に、フォトレジストマスク223~22 7を形成し、導電層(A)221と導電層(B)222 とを一括でエッチングしてゲート電極228~231と

容量配線232を形成する。ゲート電極228~231 と容量配線232は、準電層(A)から成る228a~ 232aと、準電層(B)から成る228b~232b とが一体として形成されている。この時、駆動間路に形 成するゲート電極229、230は不純物領域217、 218の一部と、ゲート総様関220を介して重なるように形態する(図10(D))

【0086】次に、nチャネル型TFTにおいて、ソー ス領域またはドレイン領域として機能する不純物領域の 形成を行った。レジストのマスク235~237を形成 し、n型を付与する不鉢物元素が添加して不鉢物領域2 38~242を形成した。これは、フォスフィン (PH 3)を用いたイオンドープ法で行い、n\*不純物領域23 8~242の(P) 濃度を5×1020atoms/cm3とし た。不純物領域238には、既に前工程で添加されたボ ロン(B)が含まれているが、それに比して1/2~1 /3の濃度でリン (P) が添加されるので、添加された リン(P)の影響は考えなくても良く、TFTの特性に 何ら影響を与えることはなかった(図11(B))。 【0087】そして、画素部のnチャネル型TFTのL DD領域を形成するために、n型を付与する不純物添加 の工程を行った。ここではゲート電極231をマスクと して自己整合的に n型を付与する不純物元素をイオンド ープ法で添加した。添加するリン(P)の濃度は5×1 016atoms/cm3とし、図10(A)および図11(A) と図11(B)で添加する不純物元素の濃度よりも低濃 度で添加することで、実質的にはn--不純物領域24

3、244のみが形成される。(図11(C))

【0089】この熱アニールにおいて、ゲート電極22 8~231と容量配線232を形成するTa膜228b ~232bは、表面から5~80mの厚さでTaNから 成る審範層(C) 228 cー232 c が形成される。その他に簿電層(B) 228 bー232 bがタングステン (W) の場合には登化タングステン (W) が場合には登化タングステン (W) が場合には登化タングステン (W) が場合には登化タング、(T) N) を形成することができる。また、窒素またはアンモニアなどを用いた壁楽と合むプラズマ雰囲気にゲート価格28~231を順しても同様に形成することができる。さらに、3~100%の水素を含む雰囲気中で、300~500℃で1-12時間の焼アニールを行い。 版代学簿 体層を水素化する工程を行った。この工程は絶対に類応された未常により、本素化の他の手段として、プラズマホ素化 (アラズマにより助起された水素を用いる)を行っても良い。

【0090】本実験例のように、鳥共半導体層を非晶質シリコン腰から腹張元素を用った結晶化の方法で作製した場合、島米半導体層中には微量(1×10<sup>11-1</sup>×10<sup>13</sup> tons/畑<sup>2</sup>程度)の触媒元素が残留した、勿論、その与な状態でも下下を実成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除用を利用する手段が一次にリン(ド)によるゲッタリングに必要なリン(ド)の濃度は図11(B)で形成した"、不純物領域と同程度であれば良く、ここで実施される活性化工程のと同様であれば良く、ここで実施される活性化工程のと同様であれば良く、ここで実施される活性化工程のと同様である。

と同時度であれば食く、ここで実施される活性化工程の 熱アニールにより、nチャネル型TPTおよびnチャネル ル型TPTのチャネル形成領域が、放送元素でも記さい 域238~242に偏折させゲッタリングをすることが できた。その結果不純物領域238~242には1×1 017~1×010<sup>1</sup>910ms/cm<sup>2</sup>程度の触媒元素が偏析した (図11(D))、

[0091] 図14(A) および図15(A) はこまでの工程におけるTFTの上間図であり、A-A' 断面 およびC-C' 断面は図11(D) のA-A' およびC-C'に対応している。また、B-B' 断面およびD-D' している。また、B-B' 断面およびD-D' している。図14および図15の上面図はゲート 極極原を省略しているが、ここまでの工程で少なくとし島状半 準休暇204~207上にゲート電極228~231と 容量配像、32が図に示すように形成されている。

1009221 信託に扱いかかがたり上が来りしたら、 停下・配限とする第2の薄電階を形成する。この第2の 薄電階は低低板材料であるアルミニウム (A.1) や網 (Cu) を主成分よする薄電階 (D) で形成する。いず れにしても、第2の薄電階の抵抗率は0.1~10μΩ に間投送する。さらに、チタン(T1)やタンタル(T の3)、チングステン(W)、モリブデン(Mo)かん る薄電器(E)を積層形成すると良い、本実施例では、 チタン (T1)を0.1~2重量気合サルミニウム (A.1) 服を準備間(D) 245とし、チタン(T1) 腰を導電層(E)246として形成した。導電層(D) 245は200~400m(辞ましくは250~350 na)とすれば長く、導電層(E)246は50~200 (サレくは100~150m)で形成すれば良い(図 12(A))。

【0093】そして、ゲート電極に接続するゲート配線を形成するために準電間 (B) 246を準電間 (D) 245と準電間 (E) 246と準電間 (D) 245とをエッチング処理して、ゲート配線247、248と要量配線249を形成た、エッチング処理退費初にSiC1」とBC1」をO配合がスを用いたドライエッチング法で運電間 (B) の表面から東電帽 (D) の途中まで除去し、その後りン番系のエッチング溶液によるウエットエッチングで薄電間 (D) を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。

【0094】図14(B)および図15(B)はこの状 態の上面図を示し、A-A'断面およびC-C'断面は図 12(B)のA-A'およびC-C'に対応している。ま た、B-B'断面およびD-D'断面は図16(B)およ び図17(B)のB-B'およびD-D'に対応してい る。図14(B)および図15(B)において、ゲート 配線247、248の一部は、ゲート電極228、22 9、231の一部と重なり電気的に接触している。この 様子はB-B'断面およびD-D'断面に対応した図16 (B) および図17 (B) の断面構造図からも明らか で、第1の導電層を形成する導電層(C)と第2の導電 層を形成する導電層(D)とが電気的に接触している。 【0095】第1の層間絶縁膜250は500~150 Onmの厚さとして表1で示す#1883または#188 4の条件で酸化窒化水素化シリコン膜を成膜して層間絶 緑層120を形成する。ここでは、酸化窒化水素化シリ コン膜をSiHaを8. 4Pa·1/sec、NoOを203Pa·1 /sec、H<sub>2</sub>を844Pa·1/sec導入して反応圧力40Pa、 基板温度400℃とし、放電電力密度を0.4W/cm<sup>2</sup>と して1000mの厚さで形成する。その後、それぞれの 島状半導体層に形成されたソース領域またはドレイン領 域に達するコンタクトホールを形成し、ソース配線25 1~254と、ドレイン配線255~258を形成す る。図示していないが、本実施例ではこの電極を、Ti 膜を100nm、Tiを含むアルミニウム膜300nm、T i膜150nmをスパッタ法で連続して形成した3層構造 の積層膜とした。

[0096]次に、バッシベーション関259として、 整化シリコン膜、酸化シリコン膜、または酸化酸化シリ コン膜を50~500ms(代表的には100~300m ョ)の厚さで形成する、いずれにしてもバッシベーショ ン膜は酸密を限となるように形成してが格からの大力 遮断したり、よた、この後行う2回目の木素化の工程に おいてキャップ階としての機能を付加させておく。例え ば、バッシベーシュン膜259を確認な2個とりコン膜 は、バッシベーシュン膜259を確認な2個とりコン膜

で200mの厚さに形成し、この状態で水素化処理を行 うとTFTの特性向上に対して好ましい結果が得られ る。これは、3~100%の水素を含む雰囲気中、或い は窒素雰囲気中で、300~500℃で1~12時間の 熱処理を行うと良い。このような温度で熱処理を行う と、第1の層間絶縁膜250やゲート絶縁膜220を形 成する酸化窒化水素化シリコン膜の含有水素が放出さ る。しかし、上層側には緻密な窒化シリコン膜でキャッ **プされているので水素の拡散が制限されるので、放出さ** れる水素は下層側に優先的に拡散する。そして、第1の 層間絶縁膜250からその下層にあるゲート絶縁膜22 0へ、ゲート絶縁膜220から島状半導体層204、2 10~212へと拡散して水素化が進行する。同様に、 下地膜202に用いた酸化窒化水素化シリコン膜からも 水素が放出されるので、島状半導体層は上層側および下 層側の両側より水素化される。勿論、水素化処理はこの ような方法の他に、前述の壁化シリコン膜を成膜する前 に行うあるいはプラズマ水素化法を用いても同様の効果 が得らる。さらに、このプラズマ水素化と、上述の水素 化を併用しても良い。なお、ここで後に画素電極とドレ イン配線を接続するためのコンタクトホールを形成する 位置において、パッシベーション膜259に開口部を形 成しておいても良い。(図12(C))

【0098】その後、有機側断からなる第2の層間絶縁 限260を1、0~1、5×mの所含に形成する。有機 動能としては、ボリイミド、アクリル、ボリアミド、ボ リイミドアミド、BCB(ベンゾシクロプテン)等を他 用することができる。ここでは、基板に進布後、無重令 などの大きができる。ここでは、基板に進布後、無重令 をした、そして、第2の開間縁機震260にドレイン配 線258に達するコンタクトホールを形成し、画素電板 261、262を形成する。画素電板は、透過空船品表 で表置さる場合には透明率開を用いれば良く、反射 200路品表で表置とする場合には金属を用いれば良く い、本実施例では透過型の液晶表示表置とするために、 能化インジウム・スズ(170)膜を100mの厚きに スパッチ法で形成した。(図13

【0099】こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させること

ができた、駆動回路にはpチャネル型TFT301、第 1のnチャネル型TFT302、第2のnチャネル型T FT303、画業部には画業TFT304、保持容量3 05が形成した。本明網書では便宜上このような基板を アクティアマトリクス基板と呼ぶ。

【0100】駆動回路のpチャネル型TFT301に は、島状半導体層204にチャネル形成領域306、ソ ース領域307a.307b.ドレイン領域308a. 308bを有している。第1のnチャネル型TFT30 2には、島状半導体層205にチャネル形成領域30 9、ゲート電極229と重なるLDD領域 (Lov) 31 0、ソース領域311、ドレイン領域312を有してい る。このLov領域のチャネル長方向の長さは0.5~ 3. 0 μm. 好ましくは1. 0~1. 5 μmとした。第2 のnチャネル型TFT303には、島状半導体層206 にチャネル形成領域313、Lov領域とLoff領域 (ゲ ート電極と重ならないLDD領域であり、以降Loff領 域と記す)とが形成され、このLoff領域のチャネル長 方向の長さは0.3~2.0 µm、好ましくは0.5~ 5 μmである。画素TFT304には、島状半導体 層207にチャネル形成領域318、319、Loff領 域320~323、ソースまたはドレイン領域324~ 326を有している。Loff領域のチャネル長方向の長 さは0.5~3.0 un、好ましくは1.5~2.5 un である。さらに、容量配線232、249と、ゲート絶 緑膜と同じ材料から成る絶縁膜と、画素TFT304の ドレイン領域326に接続し、n型を付与する不純物元 素が添加された半漢体層327とから保持容量305が 形成されている。図13では画素TFT304をダブル ゲート構造としたが、シングルゲート構造でも良いし、 複数のゲート電極を設けたマルチゲート構造としても差 し支えない。

【0101】以上のように本発明は、TFTを形成する 下地膜、ゲート絶縁膜、層間絶縁膜などの絶縁膜に、S i H<sub>4</sub>、N,O、H,の混合ガスから作製される酸化窒化 水素化シリコン膜を用いることに特徴がある。この酸化 窒化水素化シリコン膜は中性欠陥や荷電欠陥などの欠陥 準位密度が低く、また、半導体層との界面において界面 準位密度も低い。その結果、作製されるTFTの特性は nチャネル型TFTでは、S値を0.10V/dec以上 0.30V/dec以下、Vthを0.5V以上2.5V以 下、電界効果移動度は120cm<sup>2</sup>/V·sec以上250cm<sup>2</sup>/V ·sec以下とすることができる。また、pチャネル型TF Tでは、S値を0.10V/dec以上0.30V/dec以下、 Vthを-2.5V以上-0.5V以下、電界効果移動度 は80cm<sup>2</sup>/V·sec以上150cm<sup>2</sup>/V·sec以下とすることが できる。その結果、駆動電圧を低くすることができ消費 電力を低くすることができる。このようなアクティブマ トリクス基板で高品質な表示装置を実現することができ

【0102】 [実施例5] 本実施例では、実施例4で作 製したアクティブマトリクス基板から、アクティブマト リクス型液晶表示装置を作製する工程を説明する。図1 9に示すように、図13の状態のアクティブマトリクス 基板に対し、配向膜601を形成する。通常液晶表示素 子の配向膜にはポリイミド樹脂が多く用いられている。 対向側の対向基板602には、遮光膜603、透明導電 膜604および配向膜605を形成した。配向膜を形成 した後、ラビング処理を施して液晶分子がある一定のプ レチルト角を持って配向するようにした。そして、画素 部と、CMOS回路が形成されたアクティブマトリクス 基板と対向基板とを、公知のセル組み工程によってシー ル材やスペーサ(共に図示せず)などを介して貼りあわ せる。その後、両基板の間に液晶材料606を注入し、 封止剤 (図示せず) によって完全に封止した。液晶材料 には公知の液晶材料を用いれば良い。このようにして図 19に示すアクティブマトリクス型液晶表示装置が完成 する.

【0103】次に、このアクティブマトリクス型落晶表示装置の構成を、図200料型図および図210上面図 日下川で観明する。尚、図20と図21は、図9へ図13と図19の動画構造図と対応付けるため、共通の弁号を用いている。また、図21で示すE-E'に治った断画構造は、図13に示す画素マトリクス回路の断面図に対応している。

[0105] 図21は表示刺繍406の12は一副素分を 亦す上間図である。ゲート配線248は、図示されてい ないゲート絶線度を介してその下の半導体層212と交差じている。図示はしていないが、半導体層には、ソー 変類域、ドレイン領域、ホー環域でるとしが情域が形成されている。また、263はソース配線254とツー ズ側域2924とのコンタクト部、264はドレイン配線 258とドレイン領域326とのコンタクト部、265はドレイン配線 には、1000年のコンタクト部、2700年のコンタクト部である。保持容量305は、画素下下す304のドレイン領域256と画業であ251のコンタクト部である。保持容量305は、画素下下す304のドレイン領域226から発在する半導体周327とゲート絶縁 膜を介して容量振線232、249が重なる領域で形成 きれている。

【0106】なお、本実施例のアクティブマトリクス型

液晶表示表型は、実施例 4 で認明した構造と照らし合か せて説明したが、実施例 4 の構成に限定されるものでな 実別の3 で示した構成を実施例 4 に応用して完成さ せたアクティブマトリクス基板を用いても良い、いずれ にしても、本発明の酸化窒化水素化シリコン際による他 縁膜を用いたTFFにより完成したアクティブマトリク ス基板であれば、TFFでの構造や回路危間などは設計上 の課題として実施者が適当放生すればい。

【0107】 [実施例6] 図18は液晶表示装置の入出 力端子、表示領域、駆動回路の配置の一例を示す図であ る。画素部406にはm本のゲート配線とn本のソース 配線がマトリクス状に交差している。例えば、画素密度 がVGAの場合、480本のゲート配線407と640 本のソース配線408が形成され、XGAの場合には7 68本のゲート配線407と1024本のソース配線4 08が形成される。表示領域の画面サイズは、13イン チクラスの場合対角線の長さは340mとなり、18イ ンチクラスの場合には460mとなる。このような液晶 表示装置を実現するには、ゲート配線を実施例3で示し たような低抵抗材料で形成する必要がある。ゲート配線 の時定数 (抵抗×容量) が大きくなると走査信号の応答 速度が遅くなり、液晶を高速で駆動できなくなる。例え ば、ゲート配線を形成する材料の比低抗が100μΩcm である場合には6インチクラスの画面サイズがほぼ限界 となるが、3μΩcmである場合には27インチクラスの 面面サイズまで対応できる。

[0108]表示環境406の周辺には走空情報短期 第404と画像年駆動照路の5つが繋わられている。 これらの服動回路のゲート配線の長さも表示環境の画面 サイズの大型化と共に必然約に長くなるので、大画面を 実現するためには実施別で示したようなアルミニウム (A1)や朝(Cu)などの低低抗材料でゲート配線を 形成することが好ましい。また、本売明は入力場子40 1から条原動回路さでを接続する入力配線402、40 3をゲート配線と同じ材料で形成することができ、配線 低減の低低抗化に添りする。配線 低減の低低がに添りすることができ、配線 低減の低低がに添りすることができる。

【〇109】一方、表示領域の画面サインが2インテク ラスの場合には、対対域の序巻が45四程度となり、T FTを作戦すると開辺に設ける駆動画整全的でも50 ×50m以内に収まる。このような場合には、実施列 4で示したような低低抗材料でゲート配線を形成すること とはかずしも必要でなく、TaやWなどのゲート電路を 形成する材料と同じ材料でゲート配線を形成することも 可能である。

[0110]このような構成の液晶素元素鑑は、実施例 4 で完成させたアクティブマトリクス基板を用いて完成 させることができる。また、実施例でで示した構成を実 施例4に応用しても実施することができる。ここで示し た回路配置のレイアウトは一例であり、走査信号駆動回 第404を表示領域406の両側に設けても長い、いず れにしても、本発明の酸化窒化水素化シリコン膜による 絶縁膜を用いた下F下で完成したアクティブマトリクス 差板であれば、TFTの構造や回路配置などは設計上の 課題として実施者が適宜設定すれば良い。

[0111] [実練例7] 実施例1~4では、下FTの 活性層手品質手等体膜をレーザーアニール法を熱アニ ール注で結晶化さた枯晶質学等体膜を用いる例を示し た。しかし、活性層を非晶質ツリコン酸に代表される非 晶質半等体膜で代用して、本発明の酸化溶化水素化シリ コン膜を下地膜やゲート地線膜、または環間能体膜に適 用することも可能である。

[0112] 実施解8] 本実施例では、本発明をアクティブマトリクス型有機エレクトロルミネッセンス(有機ED上 材料を加い支表で設定 有機医し表示性に適用した例を図22で説明する。図22(A)はガラス基板にたま示領処とその問辺に駆動順路を設けたアクティブマトリクスを対機に上表示表面で19路辺を示す。211、X方向閉辺駆動回路を2212、Y方向閉辺駆動回路2211と、スイッチ用下下了230、生物医月上は、スイッチ用下下了230、建機E上等一33、X方向管機2218a、2218b、電源線2219a、2219b、27方向信号線2220c、2220b、2220c、2220b、2220c、2220b、2220c、2220c、2220c、2220b、2220c 交どにより構築される。

【0113】図22(B)はほぼ一画素分の上面図を示している。スイッチ用下FT2230は図13に示す p チャネル型下FT301と同様にして形成し、電流制御用下FT2231はロチャネル型下FT303と同様にして形成すると良い。

【0114】ところで、TFTの上方に向かって光を発光させる動作モードの有機EL表示装置の場合。 国業電 経を入 1 をどの原性の電像で形成することになる。こでは、有機EL表示装置の需素領域の構成について示したが、実施例 上 同様に国業領域の周辺に駆動回路を設けた閉辺回路・根型のアライ・ブマリクス型を装置とすることもできる。そして、図示しないがカラーフィルターを設ければカラー表示をすることも可能であ、いずれたしても、実施形で、下で上た下地機を設けたアクティブマトリクス連有機EL表示装置を作製することができる。

【0115】【実験例9】本発明を実施して作製された アクテ・ブマトリクス基板がよび液晶表示表置並がに足 し型表示表置は様々な電気が学装置と用かることができ る。そして、そのような電気光学装置を表示媒体としたがで もの。電子機器としては、パーソナルコンピュータ、デ ジタカカメラ、とデオカメラ、携帯指幹部末(モバイル コンピュータ、単常電影、電子書称をど)、大ビイル ョンシステムなどが上げられる。それらの一例を図23に示す。

【0116】図23(A)はパーソナルコンピュータであり、マイクロプロピッサやメモリーなど離次上本体2001、画像人力部2002、表示接置2003、キーボード2004で構成される。本発明の液晶表示装置を有機巨し表示装置は表示装置2003に適用できる。[0117]図23(B)はビデオカメラであり、本体2101、表示装置2102、音声人力第2103、操作メイッチ2104、パッテリー2105、受傷第210で構成される。本発明液晶表示装置や有機巨し表示装置は表示装置2102に適用することができる。

【0118】図23 (C) は携帯情報端末であり、本体 2201、曹像入力部2202、受像部2203、操作 スイッチ2204、表示装置2205で構成される。本 等明液晶表示装置や有機EL表示装置は表示装置220 5に適用することができる。

【0119】図23(D)はテレビゲームまたはビデオ ゲームなどの電子遊技機器であり、CPU等の電子回路 2308、記録媒体2304などが搭載された本体23 01、コントローラ2305、表示装置2303、本体 2301に組み込まれた表示装置2302で構成され る。表示装置2303と本体2301に組み込まれた表 示装置2302とは、同じ情報を表示しても良いし、前 者を主表示装置とし、後者を副表示装置として記録媒体 2304の情報を表示したり、機器の動作状態を表示し たり、或いはタッチセンサーの機能を付加して操作盤と することもできる。また、本体2301とコントローラ 2305と表示装置2303とは、相互に信号を伝達す るために有線通信としても良いし、センサ部2306、 2307を設けて無線通信または光通信としても良い。 本発明液晶表示装置や有機EL表示装置は表示装置23 02、2303に適用することができる。表示装置23 03は従来のCRTを用いることもできる。

[0120] 図23(E)はアログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるアレーヤーであ り、本体2901、表示装置2902、スピーカー部2 903、記録媒体2904、操作スイッチ2905で構 成される。例、記録媒体にはDVD (Digital Versatil e Disc)やコンパクトディスク(CD)などを用い、音 来アログラムの用生や映像表示、ビデオゲーム(または テレビゲーム)やインターホットを介した情報表示など を行うことができる。本男明語品表示装置や有限した 示装置は表示装置2902に好適に利用することができ ス

【0121】図23 (F) はデジタルカメラであり、本 体2501、表示装置2502、接駅部2503、操作 スイッチ2504、受機部(図示しない)で構成され 。本発明液晶表示装置や有機EL表示装置は表示装置 2502に適用することができる。 [01221図24(A)はプロント型プロジェクターであり、光源光学条および表示表置2601、スクリーン2602で構成される。本発明は表示表置やその他の信号報例回路に適用するととができる。図24(B)はサスプロジェクターであり、本体2701、光波学系および表示装置2702、ミラー2703、スクリーン2704で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。

【0123】なお、図24(C)に、図24(A)およ び図24(B)における光源光学系および表示装置26 01、2702の構造の一例を示す。光源光学系および 表示装置2601、2702は光源光学系2801、ミ ラー2802、2804~2806、ダイクロイックミ ラー2803、ビームスプリッター2807、液晶表示 装置2808、位相差板2809、投射光学系2810 で構成される。投射光学系2810は複数の光学レンズ で構成される。図24 (C)では液晶表示装置2808 を三つ使用する三板式の例を示したが、このような方式 に限定されず、単板式の光学系で構成しても良い。ま た、図24(C)中で矢印で示した光路には適宜光学レ ンズや偏光機能を有するフィルムや位相を調節するため のフィルムや、IRフィルムなどを設けても良い。ま た、図24 (D) は図24 (C) における光源光学系2 801の構造の一例を示した図である。本実施例では、 光源光学系2801はリフレクター2811、光源28 12、レンズアレイ2813、2814、偏光変換素子 2815、集光レンズ2816で構成される。尚、図2 4 (D) に示した光源光学系は一例であって図示した構 成に限定されるものではない。

[0124]また、こででは図示しなかったが、本発明 はその他にも、ナビゲーションシステムやイメージセン サの総み取り国際などに適用することも可能である。こ のように本類発明の適用地囲まさわかて広く、あらゆる 分野の電子機器は適用することが可能である。足 実施例の電子機器は実施形態1~3の結晶化技術を用 い、実施例1~6のどのような組み合わせから仮る構成 を用いても実現することができる

[0125] 実施例101×実施例では、アクティブマトリクス基板からエレクトロルミネッセンス(EL:El etro Luninescence)材料を用いた目形光型の表示パネル(以下、EL表示装置と記す)を作戦する例について説明する。図25(A)はそのEL表示パルルン曲図を示す。図25(A)はそのEし表示パルルン曲図書系は、12はアース側駆動回路、13はゲート側駆動回路であり、それぞれの駆動回路は配線14~16を経てFPE17に至り、外部機器いく接続される。

【0126】図25 (A) のA-A 線に対応する断面 図を図25 (B) に示す。このとき少なくとも画楽部の 上方、軒ましくは駆動回路及び画楽部の上方に対向板 8 0を設ける。対向板8 0はシール材19でTFTとEL the second secon

料料を用いた自発光層が形成されているアクティアマト リクス基板と貼り合わされている。シール利19にはフ ィラー(図示せず)が混えされていて、このフィラーに よりほなサーな問題を持って2枚の基板が貼り合わせら れている。さら、シール村19が側とFPC17の 上面及び周辺は対止利81で密封する構造とする。封止 利81ほシリコーン機能、エポキシ機能、フェノール機 制、ブチルゴムンアの材料を用い

【0128] 対情報のにはガラス板、アルミニウム 版、ステンレス版、FRP (ドBurglass-Beinforced Pl astics) 板、PVF (ポリビニルフルオライド) フィル ム、マイラーフィルム (デュボン社の商品名)、ボリエ ステルフィルム、アクリルフィルムまたはアクリルよまにはアクリル がといることができる。また、数十xmのアルミニウ 丸落を PVF フィルムやマイラーフィルムで挟んだ構造 のシートを用い、耐温性を密めることできる。このよ うにして、EL票子は密閉された状態となり外気から遮 断されている。

[0129]また、図25(B)において基板10、 地間21の上に郷的総別下下(但し、こでにもチャネル型下下でカティネル型下下でカチャネル型下下で組み合わせたC MOS回路を図示している。)22度な商業部門下下 アンは12度でついては12度での心臓を制即する下下 アだり形示している。)が頻波されている。これらの下 下での内、特にカチャネル型下下にははホットキャリ ア効果によるオン電流の低下や、Vtb・フトやバイアス ストレスによる特性低下を防ぐため、本実施形態で示す 構成のし口を関連が別けられていめ、本実施形態で示す 構成のし口を関連が別けられている。

【0130】例えば、駆動回路用下FT22として、図 13に示すタチャネル型下下T301と nチャネル型下 FT302を用いれば良い。また、画業部の下下に は、駆動電圧にもよるが、10V以上であれば四5に示 京第1のnチャネル型下下2の4またはそれと同様な 構造を有するpチャネル型下下2の12はドレイン側にゲート電極 のnチャネル型下FT202はドレイン側にゲート電極 とオーバーラップするLDDが設けられた構造であるが、駆動電圧が10V以下であれば、ホットキャリア効果によるTFTの劣化は殆ど無視できるので、あえて設ける必要はない。

【0131】図13の状態のアクティブマトリクス基板 からE1表示装置を作業するには、ソース配線、ドレイ 乙酸及上に樹脂材料でなる個間絶縁額(平坦化膜)26 を形成し、その上に順素部用下FT23のドレイシと電 気的に対象する透明準電膜ではる画業電極27を形成す る。透明準電膜には酸化インジウムと酸化工メとの化合 物(1TOと呼ばれる)または酸化インジウムと酸化亜 鉛との化合物を用いることができる。そして、画素電極 27を形成したら、絶縁膜28を形成し、画業電極27 上に間口部を予放せる。

【0132】次に、自発光層29を形成する。自発光層 29は公知のEL材料(圧圧上入層、正和診園・発光 環、電子輸送算なたは電子注入層)の組合せたとる積層 構造または単層構造とすれば良い。また、EL材料には 低分子系材料と高分子系(ボリマー系)材料がある。近系 材料を用いる場合は無常と即いるが、高分子系 材料を用いる場合には、スセンコート法、印刷法または インクジェット法等の簡易な方法を用いることが可能で ある。

10133] 自発光層はシャドーマスクを用いて悪者 法、またはイングジェット法、ディスペンサー波などで 形成する、いずれにしても、画素毎に波長の異なる発光 が可能な発光層 (赤色発光層、接色発光層及が音色発光 層) を形成することで、カラー表示が可能となる。その 他にも、色変頻層 (CCM) とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い、勿

論、単色税光のEL表示接載とすることもできる。 [0134] 自2光間 20 冬形成したら、その上に降極 30 を形成する。降極30と自免光間 29 の界雨に存在 する水分や酸素は極力排除しておくことが望ましい、従 って、真空中で用光児間 20 を形成して形成 するか、自発光間 23 を不が性雰囲気で形成し、大気解 放しないで真空中で階積30 を形成するといった工夫が 必要である。未実施例ではマルチチャンバー方式(クラ スダーツール方式)の成膜接着を用いることで上述のよ うな破壊を可能とする。

[0135] なお、本実施例では機能30として、Li F (ファ化リチウム) 膜とA1 (アルミニウム) 膜の構 層構施を用いる。具体的には自発光層29上に業者法で 1mmPのLiF (ファ化リチウム) 膜を形成し、その上 に300mmPのアルミニウム膜を形成でも含い、そした に300mmPのアルミニウム膜を形成でも含い、そして 酸種30は31で示される領域において配線16に接続 される。配線16は陰極30に所法の電圧を与よるため の電源供給線であり、異方性薬電性ペースト材料36 介してFPC17に接続される。FPC17上にはさら に樹脂層80が形成され、この部分の接着強度を高めて いる。

【0136】31に示された領域において陰極30と配線16とを電気的に接続するために、層間絶縁膜26及び絶縁膜28にコンタクトホールを形成する必要があ

る。これらは層間絶縁膜26のエッチング時(前素電極 用コンクトホールの形成時)や絶縁膜28のエッチン 切時(自発光度疾病時間に超か成時)に形成してお けば良い、また、絶縁膜28をエッチングする際に、層 間絶縁膜26まで一括でエッチングしても良い。この場 6、層間絶縁膜26と絶縁膜28が円を関節材料であれ ば、コンタクトホールの形状を良好なものとすることが できる

【0137】また、配線16はシール村19と基板10 との間を隙間(但し封止羽81で塞がれている。)を通 ってFPC17に電気的圧接続される。なお、ここでは 配線16について説明したが、他の配線14、15も同 様にしてシーリング材19の下を通ってFPC17に電 気的に接触される。

【0138】ここで画業部のさらに詳細で計画構造を図26に、上面構造を図27(A)に、回路図を図27(A)に、回路図を図27(A)に、回路図を図27 に限りに示す。図26(A)において、基板2401上に設けられたスイッチング用下下7240とは図33の画業下FT304と同じ構造で形成する。グブルゲート構造とすることで実質的に二つの下下が直列をれた構造となり、LDDを形成することですつ電流値を伝統することができるという利点がある。尚、本実施的ではグルゲート本機を持ても、以上のゲート本数を持つマルチゲート構造やも良い、【0139】また、電流前側用下FT2403は図13 で示す第1のnチャネル型下FT302を用いて形成すで示す第1のnチャネル型下FT302を用いて形成す

【0139】また、電流制御用下下2403は図13で示す第1のnサャネル型下下302を用いて形成する。この下下指数は、ドレイン間のの外で一を悩むオーバーラップするLDDが設けられた構造であり、ゲートとドレイン間の寄生等要や値可抵抗を低減させて電が振りがある構造となっている。別を現代からも、構造であることは非常に重要な意味を持つ。電流制御用下下1はEL条子を近れる電流量を制御するための条子であるが、多くの電波が出れ、熱による多化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用下下下にゲート電極と一部が重なしたり面接を受けることで下下の多化を防が、動作

るしDD側域を設けることで下下つの名化を防ぎ、動作 の変性を高めることができる。このとき、スイッチン グ用下下2402のドレイン線35は配線36によっ で電流制御用下下口のゲート電路37に電気的に接続さ れている。また、38で示される配線は、スイッチング 用下下2402のゲート電路39a、39bを電気的に 接続するゲート線である。

【0140】また、本実施例では電流制御用TFT24 03をシングルゲート構造で図示しているが、複数のT FTを直列につなげたマルチゲート構造としても良い。 さらに、複数のTFTを並列につなげて実質的にチャネ ル形成領域を複数に分割し、熱の放射を高い効率で行え るようにした構造としても良い。このような構造は熱に よる学化対策として有効である。

【0141】また、図27(A)に示すように、電流制 御用TFT2403のゲート電極37となる配線は24 04で示される領域で、電流制御用TFT2403のド レイン線40と絶縁膜を介して重なる。このとき、24 04で示される領域ではコンデンサが形成される。この コンデンサ2404は電流制御用TFT2403のゲー トにかかる電圧を保持するためのコンデンサとして機能 する。なお、ドレイン線40は電流供給線(電源線)2 501に接続され、常に一定の電圧が加えられている。 【0142】スイッチング用TFT2402及び電流制 御用TFT2403の上には第1パッシベーション膜4 1が設けられ、その上に樹脂絶縁膜でなる平坦化膜42 が形成される。平坦化膜42を用いてTFTによる段差 を平坦化することは非常に重要である。後に形成される 自発光層は非常に薄いため、段差が存在することによっ て発光不良を起こす場合がある。従って、自発光層をで きるだけ平坦面に形成しうるように画素電極を形成する 前に平坦化しておくことが望ましい。

【0143】また、43は反射性の高い導電膜でなる画 素電極(EL素子の陰極)であり、電流制御用TFT2 403のドレインに電気的に接続される。画索電極43 としてはアルミニウム合金膜、銅合金膜または銀合金膜 など低抵抗な導電膜またはそれらの積層膜を用いること が好ましい。勿論、他の導電膜との積層構造としても良 い。また、絶縁膜(好ましくは樹脂)で形成されたバン ク44a、44bにより形成された溝(画素に相当する) の中に発光層45が形成される。なお、ここでは一画素 しか図示していないが、R (赤)、G (緑)、B (青) の各色に対応した発光層を作り分けても良い。発光層と する有機EL材料としてはπ共役ポリマー系材料を用い る。代表的なポリマー系材料としては、ポリパラフェニ **レンビニレン (PPV) 系、ポリビニルカルバゾール** (PVK) 系、ポリフルオレン系などが挙げられる。 尚、PPV系有機EL材料としては様々な型のものがあ るが、例えば「H. Shenk, H. Becker, O. Gelsen, E. Kluge, W.Kreuder, and H.Spreitzer, "Polymers for Light Emitting Diodes", Euro Display, Proceedings, 1999, p. 33-37」や特開平10-92576号公報に記載されたよう

[0144]具体的な免光層としては、赤色に発光する 発光層にはシアノボリフェニレンビニレン、緑色に発光 な発光層にはポリフェニレンビニレン、青色に発光する 発光層にはポリフェニレンビニレン・着しくはポリフル キルフェニレンを用いれば良い。限厚は30~150m (質ましくは40~100m)とすたは良い。但し、以

な材料を用いれば良い.

上の剛は光光層として用いることのできる有機EL 材料の一例であって、これに限度せる必要はまったない、 免光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層(発光及びそのためのキャリアの移動を行わせるための間。 を形成すれば見い、例えば、未完し、電荷が、低分子系有機EL 材料を用いても良い。また、電荷輸送層で電荷は上層として単化性素等の無機材料を用いることをできまった。

【0145】本実施例では発光層45の上にPEDOT (ポリチオフェン)またはPAni (ポリアコン)で なる正元社入局46を設けた機構造の自発光層として いる。そして、正孔注入層46の上には透明薄電銀でな 路降47が設けられる。未実施例の場合、発光層45向 かって)放射されるため、陽極は透光性でなければなら ない、透明薄電膜としては酸化インジウムと酸化スズと の代合物や微化インジウムと酸化スズと の代合物や微化インジウムと酸化系ズと がに対しているが、形然性の低い発光層や正孔注入層を 形成した後で形成するため、可能な限り低温で破異でき ものが終生力とかり、可能な限り低温で破異でき ものが終生力をかり、可能な限り低温で破異でき

【0146】陽極イ1まで財政された時点で自発法案子 2405が能吹する。なお、ここでいうBL素子240 5は、画業電極(降極)43、発光層45、正孔注入層 46放び陽極47で形成されたコンデンサを指す、図2 (A)に示すように画業電極43は画素の画限にほど 一数するため、画素全体がBL素子とLて機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となって、発光の利用効率が非常に高く、明るい画像表示が可能となる。

[0147]ところで、未実施例では、陽極47の上に さらに第2パッシペーション膜48を設けている。第2 パッシペーション膜48としては盛代建業機または遠化 酸化生業膜が好ましい。この目的は、外路と日上素子と を選断することかあり、有機Eし材料から他による劣化 を防ぐ窓味と、有機Eし材料からの能力えを卸まる窓味 との両方を併せ持つ。これによりEL表示表置の信頼性 が添かられる。

[0148]以上のように本類発明のEL表示パネルは 図27のような構造の画素からなる画素部を有し、オフ 電流値の十分に低いスイッチング用TFTと、ホットキ ャリア注入に強い電流刺削用TFTとを有する。従っ て、高い価類性を有し、且つ、良好な画像表示が可能な EL表示パネルが得られる。

【0149】図26(B)は自発光層の構造を反転させ た例を示す。電流制御用下F72601は図13のpチャネル型下F7301と同じ構造で形成する。作製プロ セスは実施例1を参照すれば良い。本実施例では、画業 電極(陽極)50として透明薄電膜を用いる。具体的に は酸化インジウムと酸化亜鉛との化合物でなる薄電膜を 用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

【0150】そして、絶縁機でなるバンク51a、51b が形成された後、溶液造布によりボリビニルカルバケールでなる発光層52が形成される。その上にはカリウムアセチルアセトネート(acacKと表記される)でなる電子を入層53、アルミニウム合金でなる路板54が、アルビスを14をできる場合である。大売機能する。こうしてEL素子2602が形成される。本実施例の場合、光光間52で発生したがは、矢町で示されるように丁下が形成された基板の方は大原板の方がです。

【0151】以上のような、本実施例で示すEL表示装 置は、実施例9の電子機器の表示部として用いることが できる

【0152】図27(8)に示した回縁図とは異なる構造の画業とした場合の例について図28に示す。なお、本実施例において、2701はスイッチング用下FT2702のソース配線、2703はスイッチング用下FT2702のゲート配線、2704は電流制御用下FT、2705はコンデンサ、2706、2708は電流供給線、2707はEL素子とする。

【0153】図28(A)は、二つの画業間で電流供給 線2706を共誕とした場合の例である。即ち、二つの 商業が電流機能は2706を中心に繋好格となるように 形成されている点に特徴がある。この場合、電源供給線 の本版を減らすことができるため、商素部をさらに高精 棚件でもことができる。

【0154】また、図28(B)は、電流供給線270 8をゲート配線2703と平行に設けた場合の時であ 。 両、図28(B)では電流性線2708とゲート 配線2703とが重ならないように設けた構造となって いるが、両者が突える層に形成される配線であれば、絶 線膜を付して重なるように設けたこともできる。ここともできる。で 電源供給線2708とゲート配線2703とで専有 面積を存在させることができるため、画業部をさらに高 精細化することができるため、画業部をさらに高

【の155】また、図28 (ご) は、図28 (B) の構造と同様に電流供給線2708をゲート配線2703と 学行に設け、さらに、二つの画業を電流供給線2708 を中心に線対株となるように形成する点に特徴がある。また、電流供給線2708をゲート配線2703が1九か一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素能をさらに高齢機17をことができるだめ、画業能をさらに高齢機17をことができる。図28

(A)、図28 (B) では電流制御用TFT2403の ゲートにかかる電圧を保持するためにコンデンサ240 4を設ける構造としているが、コンデンサ2404を省 略することも可能である。

【0156】電流制御用TFT2403として図26 (A) に示すような本願発明のnチャネル型TFTを用 いているため、ゲート絶縁膜を介してゲート電極と重な るように設けられたLDD領域を有している。この重な り合った領域には一般的にゲート容量と呼ばれる寄生容 量が形成されるが、本実施例ではこの寄生容量をコンデ ンサ2404の代わりとして積極的に用いる点に特徴が ある。この寄生容量のキャパシタンスは上記ゲート電極 とLDD領域とが重なり合った面積で変化するため、そ の重なり合った領域に含まれるLDD領域の長さによっ て決まる。また、図28(A)、(B)、(C)の構造 においても同様にコンデンサ2705を省略することは 可能である.

【0157】尚、本実施形態で示すEL表示装置の回路 構成は、実施例1で示すTFTの構成から選択して図2 8に示す回路を形成すれば良い。また、実施例9の電子 機器の表示部として本実施例のEL表示パネルを用いる ことが可能である。


[0158]


【発明の効果】以上、TFTに代表される半導体装置に 適した絶縁膜として本発明によるSiH<sub>4</sub>、N<sub>2</sub>O、H<sub>2</sub> を原料ガスとしてプラズマCVD法で作製される酸化窒 化水素化シリコン膜を適用して、ゲート絶縁膜や下地 膜、および保護絶縁膜或いは層間絶縁膜に用いることに よりVthシフトがなくBTSストレスに対して安定なT FTを作製することができる。また、このような絶縁膜 を用いることにより、ガラス基板上にTFTを作製し、 液晶表示装置や有機EL表示装置に代表される半導体装 置の高品質化を実現することがえきる.


## 【図面の簡単な説明】


- 【図1】 TFTの作製工程を示す断面図。 【図2】 TFTの作製工程を示す断面図。
- 【図3】 酸化管化水素化シリコン膜を用いたMOS機 造のC-V特性を示す図。
- 【図4】 酸化窒化水素化シリコン膜の赤外分光特性を 示す図.
- 【図5】 結晶質半導体膜の作製工程を示す図。
- 【図6】 TFTの作製工程を示す断面図。
- 【図7】 TFTの作製工程を示す断面図。
- 【図8】 TFTの作製工程を示す断面図。


- 【図9】 画素TFT、駆動回路のTFTの作製T程を 示す断面図。
- 【図10】 画素TFT、駆動回路のTFTの作製工程 を示す断面図。
- 【図11】 画素TFT、駆動回路のTFTの作製工程 を示す断面図。
- 【図12】 画素TFT、駆動回路のTFTの作製工程 を示す断面図。
- 【図13】 画素TFT、駆動回路のTFTの断面図。
- 【図14】 駆動回路のTFTの作製T程を示す上面
- 図. 【図15】 画素TFTの作製工程を示す上面図。
- 【図16】 駆動回路のTFTの作製工程を示す断面
- 【図17】 画素TFTの作製T程を示す断面図.
- 【図18】 液晶表示装置の入出力端子、配線、回路配 置を示す上面図。
- 【図19】 液晶表示装置の構造を示す断面図。
- 【図20】 液晶表示装置の構造を示す斜視図。
- 【図21】 表示領域の画素を示す F面図 【図22】 アクティブマトリクス型有機EL表示装置
- の構造を示す図。
- 【図23】 半導体装置の一例を示す図。
- 【図24】 プロジェクターの一例を示す図、 【図25】 EL表示装置の構造を示す上面図及び断面
- ☒. 【図26】 EL表示装置の画素部の断面図。
- 【図27】 EL表示装置の画素部の上面図と回路図。
- 【図28】 EL表示装置の画素部の回路図の例。
- 【符号の説明】 101 基板
- 102a、102b 酸化窒化シリコン膜
- 103b 結晶質半導体膜
- 104、105 島状半導体層
- 110 ゲート絶縁膜
- 114、115 ゲート電極
- 120 層間絶縁層
- 121、124 ソース電極
- 122、123 ドレイン電極
- 125 パッシベーション膜













(2) 10)


# (26) | 2001-53286 (P2001-5埋撮織




【図12】





【図13】



【図17】









【図23】
















[图26]





# 【図28】



## フロントページの続き

(51) Int. Cl. 7	識別記号	FI	テーマコード(参考)		
HO1L 27/092		H01L	27/08	321A	
27/08	331		29/78	619A	
21/336				626C	

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

等体エイバンイー切えがけ